Optimisasi TFET S/D Simetrik Mengendalikan Gerbang Ganda Berbasis Parameter Struktural dan Performa Dua Arah

Abstrak

Dalam artikel ini, disarankan transistor efek lapangan terowongan dua arah simetrik S/D dan dapat ditukar yang dikendalikan gerbang ganda (B-TFET), yang menunjukkan keunggulan karakteristik pengalihan dua arah dan kompatibilitas dengan rangkaian terintegrasi CMOS dibandingkan TFET asimetrik konvensional. Pengaruh parameter struktural, misalnya konsentrasi dopings wilayah N⁺ dan P⁺, panjang wilayah N⁺ dan panjang wilayah intrinsik, terhadap performa perangkat, misalnya karakteristik transfer, rasio I_on–I_off dan subthreshold swing, serta mekanisme internalnya dibahas dan dijelaskan secara rinci.

Pendahuluan

Konsumsi daya merupakan salah satu masalah utama dalam industri rangkaian terintegrasi. Jika suatu perangkat bekerja dalam keadaan nyala, arus konduksinya harus mencapai nilai kritis tertentu; ketika arus mencapai nilai kritis, tegangan gerbang yang sesuai didefinisikan sebagai tegangan ambang. Ketika perangkat berada dalam keadaan mati, tegangan gerbang yang sesuai harus berbeda dari nilai kritis keadaan nyala, yang sering disebut tegangan mati. Konsep subthreshold swing (SS) berlaku untuk perangkat yang bekerja antara keadaan mati dan keadaan nyala kritis, yang sama dengan perubahan tegangan gerbang ketika arus meningkat satu orde besar. Ketika perangkat dirancang dengan baik, nilai arus nyala kritis, tegangan ambang, dan tegangan mati perangkat telah ditentukan; kemudian, SS yang lebih kecil berarti perubahan arus yang lebih kuat di daerah subthreshold, arus statis yang lebih kecil dalam keadaan mati, dan konsumsi daya statis perangkat yang lebih rendah. SS dari transistor efek lapangan semikonduktor logam oksida (MOSFET), yang merupakan sel unit dasar yang banyak digunakan dalam rangkaian terintegrasi, dibatasi oleh mekanisme fisika arus yang dihasilkan saat perangkat bekerja dan tidak boleh lebih rendah dari nilai batas 60 mV/dec. Untuk mengatasi keterbatasan ini, transistor efek lapangan terowongan (TFET PIN atau NIP) berdasarkan teknologi berbasis silikon telah diusulkan dalam beberapa tahun terakhir. TFET konvensional dibentuk dengan menambahkan lapisan semikonduktor intrinsik dopings rendah antara materi semikonduktor tipe p dan n. Dibandingkan MOSFET, TFET memiliki keunggulan sensitivitas tinggi dan konsumsi daya statis rendah [1]. TFET dioperasikan dengan memodulasi terowongan kuantum melalui hambatan, bukan dengan memodulasi emisi termionik melalui hambatan seperti pada MOSFET tradisional. Oleh karena itu, TFET tidak terbatas oleh ekor Maxwell–Boltzmann termal pembawa, yang membatasi SS MOSFET menjadi 60 mV/dec pada suhu ruangan [2] (tepatnya 63 mV/dec pada 300 K). Konsep ini diajukan oleh Chang et al. saat bekerja di IBM [3]. Pertama kalinya, Joerg Appenzeller dan rekan-rekannya di IBM menunjukkan bahwa SS TFET dapat lebih rendah dari 60 mV/dec. TFET dapat digunakan sebagai saklar elektronik hemat energi [4], yang mengatasi hambatan MOSFET dan secara signifikan mengurangi konsumsi daya IC. Proses produksinya kompatibel dengan MOSFET. Kemungkinan besar akan menggantikan MOSFET transistor sebagai unit dasar rangkaian terintegrasi generasi mendatang. Oleh karena itu, TFET telah menjadi topik populer dalam beberapa tahun terakhir [5, 6]. Untuk meningkatkan performa TFET dalam hal SS, arus konduksi maju, dan kebocoran balik, banyak penelitian tentang desain dan optimisasi struktur perangkat TFET telah dilakukan, yang terutama berfokus pada peningkatan bentuk struktur saluran perangkat dan elektroda gerbang [7,8,9,10,11,12] serta materi dielektrik gerbang dengan fungsi kerja yang berbeda. Analisis karakteristik dan optimisasi struktur materi dielektrik gerbang [13,14,15] serta dielektrik gerbang dengan konstanta dielektrik yang berbeda telah dilakukan [15,16,17,18,19,20]. Dalam fisika perangkat, pemodelan analitis TFET dengan struktur gerbang ganda [21,22,23,24,25,26,27] dan struktur gerbang sekeliling [28,29,30,31,32,33] juga telah dilakukan secara luas. Salah satu kelemahan TFET berbasis silikon dibandingkan MOSFET adalah arus maju yang lebih kecil, dan besarnya arus maju ditentukan oleh efisiensi generasi arus terowongan. Efisiensi generasi arus terowongan dapat ditingkatkan dengan mengurangi jarak energi antara bandas valensi dan bandas konduksi di daerah yang digunakan untuk menghasilkan arus terowongan inter-bandas atau dengan mengurangi ketebalan daerah terowongan. Oleh karena itu, dalam rekayasa materi, perangkat TFET yang didasarkan pada materi semikonduktor jarak energi sempit dan struktur terowongan heterojungsi telah dikembangkan secara luas [34,35,36,37,38]. Sementara itu, pengenalan materi dua dimensi ke dalam TFET sebagai lapisan terowongan dengan ketebalan ultratikis telah banyak diteliti [39,40,41,42,43,44]. Selain itu, beberapa laporan telah membahas keandalan TFET, seperti pengaruh dopings sumber pada pengintip jarak energi terowongan [45], pengaruh terowongan bantu jebakan pada karakteristik subthreshold TFET [46], dan pengaruh dopings acak pada gangguan performa perangkat [47]. Namun, hasil penelitian saat ini terutama bertujuan pada karakteristik kerja dasar dan prinsip kerja TFET tunggal, dan tujuan dasar terpenting dari penelitian dan pengembangan TFET adalah untuk menyediakan unit struktural dasar dengan konsumsi daya lebih rendah dan menggantikan struktur MOSFET yang ada. Untuk mencapai tujuan dasar ini, perangkat harus ditempatkan dalam rangkaian tertentu untuk memverifikasi kompatibilitasnya dengan teknologi MOSFET. Saat ini, penelitian tentang strategi desain rangkaian berdasarkan perangkat TFET secara bertahap dilakukan, seperti rangkaian analog dan sinyal campuran [48,49,50], rangkaian logika digital [50, 51], desain rangkaian manajemen daya [52]. Ada juga penelitian tentang desain rangkaian hibrida berdasarkan MOSFET dan TFET [53]. Namun, tipe dopings wilayah sumber dan saluran bersifat berlawanan, yang menciptakan asimetri antara wilayah sumber dan saluran. Struktur asimetrik ini membuat tidak mungkin untuk sepenuhnya menggantikan MOSFET dengan simetri sumber/saluran.

Ambillah TFET tipe n sebagai contoh. Sisi dengan impuritas tipe p digunakan sebagai wilayah sumber, sementara sisi lain dengan impuritas tipe n digunakan sebagai wilayah saluran. Ketika perangkat bekerja, selisih potensi positif harus diterapkan dari wilayah saluran ke wilayah sumber. Jika elektroda sumber dan elektroda saluran ditukar, yaitu, wilayah impuritas tipe p diatur pada potensi yang lebih tinggi relatif terhadap wilayah impuritas tipe n, maka sambungan PN yang dibentuk oleh wilayah impuritas tipe p dan wilayah impuritas tipe n akan selalu berada dalam keadaan bias maju, yang menyebabkan gagalnya fungsi kontrol elektroda gerbang, TFET akan hampir selalu dalam keadaan nyala dan tidak dapat dimatikan. Dengan kata lain, ini menyebabkan gagalnya fungsi saklar TFET. Dengan kata lain, modul fungsional rangkaian (seperti gerbang transmisi), yang harus menggunakan karakteristik pengalihan dua arah transistor untuk bekerja secara normal, sulit untuk direalisasikan menggunakan TFET konvensional dengan struktur asimetrik sumber dan saluran. Untuk mengatasi masalah ini, kami mengusulkan TFET dua arah simetrik sumber-saluran dan dapat ditukar (B-TFET) [54], yang menunjukkan keunggulan karakteristik pengalihan dua arah dan kompatibilitas dengan rangkaian terintegrasi CMOS dibandingkan TFET asimetrik tradisional. Dalam artikel ini, kami mengusulkan B-TFET gerbang ganda modifikasi dengan saluran datar. Pengaruh parameter struktural kunci, seperti konsentrasi dopings wilayah N⁺ dan P⁺, panjang wilayah N⁺ dan panjang wilayah intrinsik, terhadap performa perangkat, misalnya karakteristik transfer, rasio I_on–I_off dan subthreshold swing, dijelaskan secara rinci berdasarkan analisis fisika. Kemudian, parameter struktural kunci ini dioptimalkan.

Metode

Gambar 1a menunjukkan skema tampilan atas B-TFET tipe N dengan gerbang ganda dan saluran datar. Gambar 1b menunjukkan tampilan lintang B-TFET tipe N dengan gerbang ganda. Berbeda dengan TFET konvensional, B-TFET yang diusulkan sepenuhnya simetrik, wilayah P⁺ dopings sumber/saluran yang dapat ditukar terletak di setiap sisi badan silikon, dan elektroda gerbang terletak di kedua sisi badan silikon. Seluruh struktur perangkat simetrik. Wilayah N⁺ dopings terletak di bagian tengah badan silikon. L dan W adalah panjang dan lebar seluruh perangkat yang diusulkan, masing-masing. L_i adalah panjang wilayah intrinsik; L_N+ adalah panjang wilayah N⁺; L_S/D dan W_S/D adalah panjang dan lebar wilayah P⁺ sumber/saluran yang dapat ditukar, masing-masing; T adalah ketebalan badan silikon; t_ox adalah ketebalan oksida gerbang; t_i adalah ketebalan daerah terowongan intrinsik antara wilayah S/D dan oksida gerbang.

Dalam artikel ini, semua model fisik seperti model statistik Fermi, model mobilitas CVT, model rekombinasi Auger, model penyempit jarak energi, dan model terowongan inter-bandas standar diaktifkan. Semua parameter perangkat dalam artikel ini tercantum dalam Tabel 1.

Hasil dan Pembahasan

Gambar 2a, b menunjukkan karakteristik transfer, rasio I_on–I_off dan SS rata-rata dengan berbagai N_D (10¹⁸–10²¹ cm^–3). Dalam Gambar 2a, N_D mempengaruhi intensitas arus kebocoran saluran-sumber yang bias balik. Dengan peningkatan konsentrasi dopings, arus kebocoran secara signifikan ditindas, dan arus maju tidak berubah secara signifikan. Dalam Gambar 2b, SS dan I_on–I_off juga dipengaruhi oleh N_D. Dengan peningkatan konsentrasi dopings, karena arus kebocoran balik secara signifikan ditindas, arus pada titik operasi statis menurun, jadi SS rata-rata juga menurun. Karena arus jauh lebih sedikit dipengaruhi daripada kebocoran balik, rasio I_on–I_off meningkat dengan peningkatan konsentrasi dopings. Gambar 2c, d menunjukkan distribusi potensi dua dimensi B-TFET yang diusulkan dengan N_D masing-masing sama dengan 10¹⁹ cm⁻³ dan 10²¹ cm⁻³. Ketika elektroda gerbang bias balik, medan listrik kuat akan dihasilkan antara elektroda saluran yang bias maju dan elektroda gerbang yang bias balik, yang menghasilkan terowongan inter-bandas kuat di dekat wilayah saluran. Dari pasangan elektron-lubang yang dihasilkan, elektron dapat langsung mengalir keluar dari elektroda saluran, sedangkan lubang bandas valensi harus mengalir melalui wilayah N⁺, kemudian ke wilayah intrinsik di sisi sumber dan dibuang oleh elektroda sumber untuk membentuk arus kebocoran berkelanjutan. Untuk meminimalkan arus kebocoran, lubang yang dihasilkan oleh terowongan inter-bandas harus secara efektif dicegah untuk mengalir keluar dari wilayah N⁺. Dibandingkan wilayah N⁺ dengan konsentrasi lebih rendah, wilayah N⁺ dengan konsentrasi lebih tinggi membentuk selisih potensi yang lebih besar antara wilayah P⁺ dan N⁺, yaitu nilai potensi di batas antara wilayah intrinsik dan wilayah N⁺ akan meningkat dengan peningkatan N_D karena wilayah N⁺ dengan konsentrasi lebih tinggi dapat menghasilkan selisih konsentrasi elektron yang lebih besar antara sumber dan saluran. Kemudian, lebih banyak elektron dapat menyebar dari wilayah N⁺ ke wilayah intrinsik di kedua sisi wilayah N⁺, yang meningkatkan jumlah muatan positif (utama terdiri dari donatur) di wilayah N⁺ setelah ionisasi dan akibatnya meningkatkan selisih potensi antara wilayah P⁺ dan N⁺. Tepat karena wilayah N⁺ dengan konsentrasi dopings yang lebih tinggi memiliki potensi yang lebih tinggi dari kedua sisi sumber dan saluran setelah ionisasi, lubang yang dihasilkan oleh terowongan inter-bandas di dekat wilayah saluran dapat lebih efektif dicegah, yang lebih efektif mengurangi arus kebocoran.

Selain konsentrasi dopings wilayah N⁺, parameter kunci lain dari wilayah N⁺ yang dapat secara signifikan mempengaruhi arus kebocoran bias balik adalah panjang wilayah N⁺. Gambar 3a, b menunjukkan karakteristik transfer I_ds–V_gs dari B-TFET yang diusulkan dengan berbagai L_N+. Arus kebocoran bias balik berkurang secara besar-besaran dengan peningkatan L_N+. Seperti yang ditunjukkan dalam Gambar 2b, SS dan I_on–I_off juga dipengaruhi oleh L_N+. Dengan peningkatan L_N+, karena arus kebocoran balik secara signifikan ditindas, arus pada titik operasi statis dan SS rata-rata juga berkurang. Arus jauh lebih sedikit dipengaruhi daripada kebocoran balik, dan rasio I_on–I_off meningkat dengan peningkatan L_N+. Gambar 3c, d menunjukkan distribusi konsentrasi lubang dua dimensi dari B-TFET yang diusulkan dengan L_N+ masing-masing sama dengan 2 nm dan 80 nm. Ketika L_N+ sama dengan 2 nm, konsentrasi lubang minimum di wilayah N⁺ lebih besar dari 10¹⁷ cm⁻³, sedangkan ketika L_N+ sama dengan 80 nm, konsentrasi lubang minimum kurang dari 10¹⁴ cm⁻³. Peningkatan panjang wilayah N⁺ meningkatkan kemampuannya untuk mencegah lubang melewati wilayah N⁺. Sebagai pembawa minoritas non-seimbang di wilayah N⁺, ketika wilayah N⁺ lebih panjang, lebih banyak lubang akan direkombinasikan dengan elektron sebelum melewati wilayah N⁺, jadi peningkatan panjang wilayah N⁺ juga dapat membentuk arus kebocoran bias balik yang berkelanjutan. SS rata-rata dapat diturunkan hingga 40,2 mV/dec, dan rasio I_on–I_off dapat melebihi 10¹⁰.

Gambar 4a, b menunjukkan karakteristik transfer I_ds–V_gs dan perubahan SS serta rasio I_on–I_off dari B-TFET yang diusulkan dengan berbagai L_i, masing-masing. Arus maju menurun dengan peningkatan L_i karena resistansi wilayah intrinsik proporsional dengan panjangnya sendiri. Kemudian, untuk memaksimalkan arus maju, panjang wilayah intrinsik harus diminimalkan. Namun, penurunan panjang wilayah intrinsik meningkatkan medan listrik di wilayah intrinsik antara wilayah P⁺ sumber dan wilayah N⁺, jadi pembentukan bandas di dekat wilayah ini lebih besar dibandingkan wilayah intrinsik di dekat elektroda saluran, yang menginduksi lebih banyak arus kebocoran bias balik. Gambar 4c, d menunjukkan distribusi potensi bias balik dua dimensi dari B-TFET yang diusulkan untuk L_i masing-masing sama dengan 4 nm dan 100 nm. Untuk kasus L_i terpendek (4 nm), medan listrik di wilayah intrinsik antara wilayah P⁺ sumber dan wilayah N⁺ di dekat elektroda sumber jauh lebih kuat dibandingkan di wilayah intrinsik antara wilayah P⁺ saluran dan wilayah N⁺ di dekat elektroda saluran. Kemudian, arus kebocoran hampir tetap konstan, yang tidak tergantung pada perubahan tegangan gerbang. Gambar 4b menunjukkan bahwa rentang nilai optimal L_i sekitar 7–10 nm, di mana SS menurun ke nilai lembah 41 mV/dec dan rasio I_on–I_off meningkat ke nilai maksimum hampir 10⁸.

Gambar 5a, b menunjukkan karakteristik transfer I_ds–V_ds dan perubahan SS serta rasio I_on–I_off dari B-TFET yang diusulkan dengan berbagai N_A. Gambar 5a menunjukkan bahwa dengan meningkatkan konsentrasi wilayah P⁺ dopings, kita dapat mendapatkan SS yang lebih kecil dan arus maju yang lebih besar. Arus kebocoran bias balik tidak terpengaruh secara nyata oleh perubahan N_A, tetapi arus maju dapat meningkat dengan peningkatan N_A. Dalam Gambar 5b, baik SS maupun rasio I_on–I_off dapat ditingkatkan dengan meningkatkan N_A. Gambar 5c, d menunjukkan distribusi medan listrik dua dimensi dari B-TFET yang diusulkan dengan N_A masing-masing sama dengan 10¹⁹ cm⁻³ dan 10²¹ cm⁻³. Peningkatan N_A meningkatkan medan listrik di daerah terowongan intrinsik; kemudian, lebih banyak pasangan elektron-lubang dapat dihasilkan melalui terowongan inter-bandas, yang meningkatkan arus maju dari B-TFET yang diusulkan.

Berdasarkan diskusi di atas, baik N_D maupun N_A harus diatur ke nilai maksimum yang mungkin. Rentang nilai optimal L_i adalah 7–10 nm. Namun, terdapat trade-off antara konsumsi daya statis dan L_N+. Gambar 6 menunjukkan karakteristik transfer I_ds–V_ds dari B-TFET yang dioptimalkan dengan berbagai L_N+. L_N+ dapat dipilih sesuai dengan persyaratan desain konsumsi daya statis yang berbeda. Sebagai kompromi, untuk memastikan rasio I_on–I_off di atas 10⁸, L_N+ disarankan di atas 20 nm. Arus nyala meningkat hingga sekitar 6 × 10^–6 A, dan SS diturunkan hingga 38 mV/dec.

Kesimpulan

Dalam artikel ini, pengaruh parameter struktural dan mekanisme internal dari transistor efek lapangan terowongan dua arah simetrik S/D dan dapat ditukar yang dikendalikan gerbang ganda dianalisis. Pengaruh parameter kunci seperti konsentrasi dan panjang wilayah N⁺, panjang wilayah intrinsik antara wilayah P⁺ dan N⁺, dan konsentrasi wilayah P⁺ telah dibahas secara rinci. Dibandingkan TFET konvensional, B-TFET memiliki keunggulan keberanian yang kuat terhadap arus kebocoran bias balik. Kemudian, performa baik seperti SS rata-rata yang lebih rendah dan rasio I_on–I_off yang lebih tinggi dapat diperoleh. Selain itu, karena simetri struktural dan karakteristik sumber/saluran yang dapat ditukar serta pengalihan dua arah, ia lebih kompatibel dengan rangkaian CMOS.

Ketersediaan Data dan Bahan

Kami menyertakan pernyataan ketersediaan data dan bahan untuk kami sendiri dan atas nama rekan-rekan kami di bawah "Konflik Kepentingan". Semua data dan bahan yang tersedia adalah karya asli. Semua data telah disediakan secara jelas dalam naskah tanpa data dan materi pendukung tambahan.

Singkatan

L :

Panjang seluruh perangkat yang diusulkan

W :

Lebar seluruh perangkat yang diusulkan

L _i :

Panjang wilayah intrinsik

L _{N +} :

Panjang wilayah N⁺

L _{S / D} :

Panjang wilayah P⁺ sumber/saluran yang dapat ditukar

W _{S / D} :

Lebar wilayah P⁺ sumber/saluran yang dapat ditukar

T :

Ketebalan badan silikon

t_ox :

Ketebalan oksida gerbang

t_i :

Ketebalan daerah terowongan intrinsik antara wilayah S/D dan oksida gerbang

MOSFET:

Transistor efek lapangan semikonduktor logam oksida

TFET:

Transistor efek lapangan terowongan