Minterm vs Maxterm: Panduan Komprehensif untuk Penyederhanaan Peta Karnaugh
Dalam desain logika digital, kita sering menyederhanakan ekspresi Boolean untuk mengurangi jumlah gerbang dan meningkatkan kinerja. Sementara sebagian besar buku teks berfokus pada solusi Jumlah-Produk (SOP), setiap SOP memiliki bentuk Produk-Jumlah (POS) yang komplementer yang bisa lebih menguntungkan untuk keluarga logika tertentu.
Memahami Minterm
Sebuah minterm adalah produk Boolean yang menghasilkan 1 untuk satu kombinasi input tunggal dan 0 untuk semua yang lain. Dalam peta Karnaugh (Peta K) atau tabel kebenaran, minterm muncul sebagai satu “1” yang dikelilingi oleh nol. Misalnya, minterm ABC sesuai dengan sel Peta K 111, sementara A'BC' sesuai dengan sel 010.
Saat memetakan minterm, ikuti langkah-langkah ini:
- Identifikasi istilah produk yang akan dipetakan.
- Ubah istilah menjadi ekuivalen binernya.
- Tempatkan 1 di Peta K pada alamat yang ditunjukkan oleh nilai biner tersebut.
- Ulangi untuk setiap istilah produk dalam ekspresi SOP.
Setelah semua minterm diplot, kelompokkan 1s ke dalam blok terbesar yang mungkin dari 1, 2, 4, 8, … sel (kuasa dua). Setiap blok sesuai dengan suatu istilah produk dalam ekspresi SOP yang disederhanakan. Nilai biner dari blok dikembalikan menjadi istilah produk dengan mengganti 1 dengan variabel asli dan 0 dengan variabel yang dikomplementasi.
Dari Minterm ke SOP
Reduksi SOP mengikuti prosedur yang sederhana:
- Buat grup terbesar 1s yang mencakup semua minterm.
- Tulislah nilai biner untuk setiap grup.
- Ubah nilai biner menjadi istilah produk.
- Jumlahkan semua istilah produk untuk mendapatkan ekspresi SOP yang disederhanakan.
Memahami Maxterm
Sebuah maxterm adalah dual dari minterm. Ia menghasilkan 0 untuk satu kombinasi input tunggal dan 1 untuk semua yang lain. Dalam Peta K, maxterm muncul sebagai satu “0” yang dikelilingi oleh satu. Misalnya, maxterm (A+B+C) direpresentasikan oleh sel Peta K 000 karena hanya kombinasi (0,0,0) yang membuat ekspresi OR salah.
Untuk menempatkan maxterm pada Peta K, gunakan langkah-langkah berikut:
- Identifikasi istilah jumlah yang akan dipetakan.
- Ubah menjadi representasi binernya.
- Ambil komplement dari nilai biner tersebut.
- Tempatkan 0 di Peta K pada alamat yang ditunjukkan oleh nilai yang dikomplementasi.
- Ulangi untuk setiap istilah jumlah dalam ekspresi POS.
Dari Maxterm ke POS
Reduksi POS mencermini proses SOP tetapi beroperasi pada 0s:
- Buat grup terbesar 0s yang mencakup semua maxterm.
- Tulislah nilai biner untuk setiap grup.
- Komplementasikan nilai biner.
- Ubah nilai yang dikomplementasi menjadi istilah jumlah.
- Kali semua istilah jumlah untuk mendapatkan ekspresi POS yang disederhanakan.
Contoh Praktis: Penyederhanaan POS
Pertimbangkan ekspresi Boolean yang akan disederhanakan ke bentuk POS:
Prosedur:
- Peta tujuh maxterm sebagai 0s pada Peta K, mengkomplementasikan variabel input untuk menentukan setiap sel.
- Kelompokkan 0s ke dalam blok terbesar yang mungkin (kuasa dua).
- Untuk setiap grup, tulislah alamat biner, komplementasikan, dan ubah menjadi istilah jumlah.
- Kali semua istilah jumlah untuk membentuk ekspresi POS akhir.
Dengan mengikuti metode ini, Anda akan mendapatkan ekspresi POS dengan jumlah gergang minimal.
Contoh Praktis: SOP dari Ekspresi POS
Diberikan ekspresi POS, SOP dapat diturunkan oleh:
- Peta maxterm 0s ke Peta K.
- Isi sel yang tersisa dengan 1s.
- Kelompokkan 1s dan ubah setiap grup menjadi istilah produk.
- Jumlahkan semua istilah produk untuk menghasilkan bentuk SOP.
Versi SOP dan POS dapat dibandingkan dalam hal jumlah gerbang dan kompleksitas input untuk menentukan implementasi paling hemat biaya untuk keluarga logika tertentu (TTL vs CMOS).
Implementasi dengan Gerbang TTL
Saat menggunakan perangkat TTL, gerbang NAND adalah blok bangunan yang paling mudah didapatkan. Dengan menerapkan teorema De Morgan, ekspresi SOP dapat dikonversi ke struktur NAND-NAND:
- Ganti setiap gerbang AND dengan gerbang NAND.
- Ganti gerbang OR terakhir dengan gerbang NAND dan geser invertur ke input NAND sebelumnya.
- Sambungkan input yang tidak digunakan dari NAND ke logika tinggi.
- Labeli setiap gerbang (U1-a, U1-b, dst.) dan tetapkan nomor pin sesuai dengan data sheet.
Pendekatan ini menghasilkan desain hardware yang efisien untuk keluarga TTL sambil mempertahankan kesetaraan logis.
Merancang Rangkaian Fisik
Setelah desain logis diselesaikan, skema dapat digambar menggunakan paket TTL standar:
- 7404 – Inverter hex (U1)
- 7432 – Gerbang OR empat (U2)
- 7408 – Gerbang AND empat (U3)
- 7420 – Gerbang NAND empat input digunakan sebagai gerbang OR empat dengan menginversi input.
Labeli setiap gerbang dengan pengidentifikasi unik dan penugasan pin, lalu gunakan papan sirkuit cetak (PCB) untuk produksi massal. Ground input yang tidak digunakan dan pastikan decoupling yang tepat untuk menjaga integritas sinyal.
Kesimpulan
Dengan menguasai pemetaan minterm dan maxterm ke peta Karnaugh dan memahami dualitas bentuk SOP dan POS, desainer dapat memilih implementasi yang paling efisien untuk teknologi target mereka. Baik bekerja dengan TTL atau CMOS, prinsip-prinsip yang diuraikan di atas memberikan fondasi yang andal untuk sintesis logika dan realisasi hardware.
