Kinerja Analog/RF Transistor Efek Medan Terowongan Sumber Ganda Gerbang Bentuk-T

Hasil dan Diskusi

Mekanisme Perangkat dan Karakteristik DC dengan Parameter Berbeda

Gambar 3a menunjukkan karakteristik transfer TGTFET dengan dan tanpa tumpang tindih gerbang. Dengan gerbang tambahan yang tumpang tindih, I _AKTIF meningkat dari 7,5 × 10 ⁻⁵ hingga 8.1 × 10 ⁻⁵ A/μ m di V _g = V _d = 1 V. Gambar 3b menunjukkan kurva karakteristik transfer TGTFET, UTFET, dan LTFET. Untuk membuat perbandingan lebih akurat, model simulasi dan dimensi geometris dari ketiga perangkat ini disetel menjadi identik. Akibatnya, TGTFET mengalami peningkatan sekitar dua kali lipat dalam I _AKTIF dibandingkan dengan LTFET dan UTFET, seperti yang ditunjukkan pada Gambar. 3b. SS_mnt TGTFET adalah 24,4 mV/des pada V _g = 0.1 V, dan SS_rata-rata adalah 51,5 mV/des saat 0 V < V _g < 0,5 V. Rasio peralihan (I _AKTIF /Aku _MATI ) adalah 6,7 × 10 ¹⁰ di V _g = V _d = 1 V dan 6,5 × 10 ⁸ di V _g = V _d = 0,5 V.

Simulasi a karakteristik transfer TGTFET dengan/tanpa overlap gerbang dan b karakteristik transfer TGTFET, UTFET, dan LTFET

Gambar 4a, b menunjukkan laju BBT TGTFET dengan dan tanpa tumpang tindih gerbang 5 nm. Dari Gambar 4c, kita dapat dengan jelas melihat bahwa perangkat dengan gerbang tumpang tindih 5 nm memiliki area terowongan elektron yang lebih luas di bawah permukaan perangkat, yang dapat menyebabkan I _AKTIF meningkat.

Simulasi diagram laju tunneling elektron BBT dari a perangkat tanpa gerbang tumpang tindih, b perangkat dengan gerbang 5-nm tumpang tindih, dan c tingkat tunneling elektron BBT dari dua perangkat, pada 1 nm di bawah permukaan perangkat; V _g = V _d = 1 V

Gambar 5a, b menunjukkan diagram 3D medan listrik TGTFET dengan dan tanpa tumpang tindih gerbang. Dua puncak medan listrik muncul di TGTFET dengan gerbang 5 nm tumpang tindih, seperti yang ditunjukkan pada lingkaran putus-putus pada Gambar. 5a. Tidak ada puncak medan listrik yang muncul pada Gambar 5b yang dikaitkan dengan tidak adanya tumpang tindih gerbang. Gambar 5c menunjukkan struktur pita energi di bawah permukaan perangkat. Sisipan pada Gbr. 5c menunjukkan lokasi garis potong. Dengan tumpang tindih gerbang, jendela tunneling yang lebih besar dapat diperoleh. Jadi, tingkat BBT yang lebih tinggi dan I _AKTIF dapat dicapai.

Diagram skematis 3D medan listrik perangkat a dengan tumpang tindih dan b tanpa tumpang tindih; simulasi c diagram pita energi dari sumber ke daerah saku (1 nm di bawah antarmuka oksida)

Gambar 6 menunjukkan efek n+ pocket pada kinerja TGTFET. Aku _MATI meningkat pesat dengan meningkatnya konsentrasi doping saku n+, seperti yang ditunjukkan pada Gambar. 6a. SS yang lebih rendah dan lebih besar I _AKTIF dapat diperoleh dengan mengurangi ketebalan n+ pocket (Tp) dari 7 menjadi 3 nm saat N _P = 5 × 10 ¹⁸ cm ⁻³ , seperti yang ditunjukkan pada Gambar. 6b. Pada saat yang sama, tidak ada arus subthreshold yang signifikan yang terlihat pada Gambar 6b. Dapat dipastikan dari Gambar. 6a bahwa konsentrasi doping n+ pocket yang relatif rendah akan membantu menekan arus subthreshold.

Simulasi arus pembuangan dengan n+ pocket a . yang berbeda konsentrasi dan b ketebalan V _d = 1 V

Dampak dari ketinggian gerbang (Hg) dan ketebalan saluran (Hc) ditunjukkan pada Gambar. 7a, b, secara terpisah. Aku small kecil _AKTIF dan peningkatan SS muncul ketika Hg meningkat. Karena ketika Hg = 35 nm, ada punuk pita energi yang jelas pada jalur arus on-state, menjadi hambatan tertentu bagi elektron yang beruntung (elektron yang melewati persimpangan terowongan), seperti yang ditunjukkan pada Gambar. 7c, yang dapat menghasilkan Aku _pada mengurangi. Ketika Hg meningkat, punuk pita energi melemah, yang menyebabkan I _AKTIF dan peningkatan SS. Sedikit Aku _AKTIF peningkatan diperoleh dengan penurunan Hc, seperti yang ditunjukkan pada Gambar. 7b. Namun, degradasi parah pada karakteristik subthreshold dapat diamati ketika Hc menurun hingga 5 nm. Hal ini dapat dijelaskan dengan meningkatnya arus tunneling subthreshold di sudut n+ pocket, seperti yang ditunjukkan pada Gambar. 8. Gambar 8a menunjukkan fenomena tunneling band-to-band off-state yang jelas ketika Hc = 5 nm sementara Gbr. 8b menunjukkan Aku _MATI rapat arus saat Hc = 5 nm.

Karakteristik transfer simulasi TGTFET dengan a berbeda Hg, b berbeda Hc, dan c pita konduksi punuk di jalur saat ini

Diagram simulasi off-state a Tingkat tunneling elektron BTBT dan b rapat arus saat Hc = 5 nm

Seperti yang ditunjukkan pada Gambar. 9, pengaruh tegangan saluran ke sumber (V _d ) juga diperhitungkan dalam makalah ini. Untuk V _d < 0.6 V, Aku _AKTIF meningkat jelas dengan meningkatnya V _d , seperti yang ditunjukkan pada Gambar. 9a. Hal ini dijelaskan oleh fakta bahwa potensi p-channel tumbuh perlahan sebagai respons terhadap peningkatan V _d dan menghasilkan penurunan resistensi p-channel. Untuk V _d> 1,8 V, ditunjukkan pada Gambar. 9b, I _AKTIF hampir tidak meningkat dengan meningkatnya V _d , tapi Aku _MATI meningkat secara signifikan. Ini karena arus tunneling subthreshold di sudut n+ pocket meningkat pesat dengan meningkatnya V _d . Terakhir, untuk 0,6 V < V _d < 1,8 V, TGTFET menunjukkan kinerja yang baik dan stabil. Hasilnya, TGTFET kuat terhadap penurunan penghalang yang diinduksi drainase (DIBL) dan menunjukkan kinerja yang baik dan stabil dalam rentang dinamis tegangan terapan yang lebih besar.

Simulasi arus pembuangan untuk a V _d 1 V dan b V _d 1 V

Kinerja Analog/RF TGTFET, UTFET, dan LTFET

Gambar 10 menunjukkan karakteristik transfer dan kurva transkonduktansi TGTFET, UTFET, dan LTFET di V _d = 0,5 V. Transkonduktansi (g _m ) dapat diperoleh dari turunan pertama dari kurva karakteristik transfer, seperti yang ditunjukkan pada Persamaan. (1) [27,28,29]:

a Karakteristik transfer dan b kurva transkonduktansi TGTFET, UTFET, dan LTFET pada V _d = 0,5 V

Akibatnya, transkonduktansi maksimum TGTFET (232 μS/μm) sekitar dua kali lebih besar daripada UTFET (120 μS/μm) dan LTFET (110 μS/μm), seperti yang ditunjukkan pada Gambar. 10. Ini diuntungkan dari penguatan saat ini disumbangkan oleh sumber ganda dan gerbang yang tumpang tindih.

Gambar 11 menunjukkan karakteristik keluaran, konduktansi keluaran (g _ds ), dan impedansi keluaran (R _o ) kurva TGTFET, UTFET, dan LTFET. Seperti yang ditunjukkan pada Gambar. 11a, dapat dilihat dengan jelas bahwa arus keluaran perangkat meningkat dengan peningkatan V _d , tapi ketika V _d mencapai di atas 0,6 V, arus keluaran cenderung jenuh. Melalui pengamatan, mudah untuk menemukan bahwa arus keluaran TGTFET dua kali lebih besar daripada UTFET dan LTFET. Gambar 11b menunjukkan konduktansi keluaran (g _ds ) dan impedansi keluaran (R _o ) kurva TGTFET, UTFET, dan LTFET. g _ds dapat diperoleh melalui penurunan arus keluaran, seperti yang ditunjukkan pada Persamaan. (2) [27, 29] sambil R _o dapat dinyatakan sebagai kebalikan dari konduktansi keluaran.

a Karakteristik keluaran, b konduktansi keluaran (g _ds ), dan c impedansi keluaran (R _o ) kurva TGTFET, UTFET, dan LTFET

Karena keuntungan pada arus keluaran, TGTFET memperoleh g highest tertinggi _ds dan minimum R _o dari ketiga perangkat ini. Pada kondisi bias gerbang 1-V, TGTFET memperoleh g maximum maksimum _ds dari 214 μS/μm dan minimum R _o dari 4,6 kΩ/μm di bawah 0,45 V V _d . Pada kondisi bias gerbang yang sama, UTFET dan LTFET memperoleh g . maksimum _ds dari 113 μS/m dan 105 μS/μm dan minimum R _o dari 9,0 kΩ/μm dan 9,6 kΩ/μm di bawah 0,4 V V _d .

Selain itu, pada Gambar 11, tidak sulit untuk mengetahui bahwa wilayah linier dari karakteristik keluaran perangkat menunjukkan nonlinier tertentu. Seperti yang ditunjukkan pada Gambar. 11a, R _o menurun pertama dan kemudian meningkat dengan meningkatnya V _d . Beberapa kelompok penelitian memberikan proses fisik yang sesuai tentang fenomena ini [7, 30] tetapi masih ada beberapa masalah yang belum dijelaskan dengan jelas. Seperti yang kita tahu, R _o ditentukan oleh resistansi daerah saluran dan persimpangan terowongan. Ketika V _d < 0.4 V, R _o menurun dengan meningkatnya V _d . Pertimbangkan situasi berikut, ketika V _d = 0 V dan V _g = 1 V, tidak ada elektron yang beruntung yang dapat tersapu ke sisi saluran, dan hampir semua elektron terperangkap di daerah saluran oleh penghalang saluran yang relatif tinggi, seperti yang ditunjukkan pada bingkai garis putus-putus merah pada Gambar. 12a, b. Saat 0 V < V _d < 0,4 V, dengan peningkatan V _d , penghalang pembuangan menjadi lebih lemah (seperti yang ditunjukkan pada Gambar. 12b). Dengan demikian, elektron yang terperangkap di daerah saluran dapat melewati penghalang saluran dan kemudian dikumpulkan oleh saluran. Ini adalah proses eksitasi termal elektron dari saluran ke saluran. Akhirnya, saat persimpangan terowongan telah dihidupkan sepenuhnya (ketika V _g = 1 V), arus tunneling selalu dalam keadaan berlebih dan resistansi yang ditimbulkan oleh tunneling junction dapat diabaikan. Saat ini, R _o ditentukan oleh resistansi saluran dan R _o ditentukan oleh proses eksitasi termal elektron melintasi penghalang saluran. Jadi, R _o menurun dengan meningkatnya V _d . Ketika V _d> 0.6 V, ketiga perangkat ini secara bertahap memasuki area saturasi dan R _o menjadi lebih besar. Ini karena ketika V _d besar, hampir semua elektron melalui sambungan terowongan tersapu ke sisi saluran oleh medan listrik yang relatif tinggi. Arus tunneling menjadi batas arus drain. Dalam kondisi ini, R _o terutama ditentukan oleh persimpangan tunneling. Namun, efisiensi tunneling tidak dapat meningkat secara signifikan saat V _d meningkat. V _d memiliki efek kecil pada struktur pita energi persimpangan terowongan (n+ pocket side), seperti yang ditunjukkan pada Gambar 12b. Akibatnya, arus terowongan tidak dapat meningkat dengan jelas, dan hampir tidak ada I _AKTIF meningkat dengan terus meningkat V _d (ketika V _d> 0.6 V), yang berarti impedansi meningkat. Selain itu, saat 0,4 V < V _d < 0.6 V, R _o ditentukan oleh resistansi saluran dan persimpangan terowongan.

a Diagram skema pita energi di V _d = 0 V dan V _g = 1 V. b Hasil simulasi diagram pita energi pada berbagai bias V _d

Dapat diperoleh dari analisis di atas bahwa R _o TFET dipengaruhi oleh proses tunneling dan proses eksitasi termal elektron saluran. Mekanisme fisik utama dapat mendominasi R _o bergeser dengan V _d variasi. Akhirnya, R _o menurun pertama dan kemudian meningkat, sehingga menyebabkan nonlinier dari karakteristik output. Kebetulan, melalui pengamatan Gambar 11b, mudah untuk menemukan bahwa impedansi keluaran TGTFET jauh lebih kecil daripada UTFET dan LTFET. Hal ini karena manfaat efisiensi tunneling yang lebih baik dari sumber ganda dan struktur tumpang tindih gerbang lateral TGTFET.

Gambar 13 menunjukkan struktur pita energi TGTFET, UTFET, dan LTFET dengan tegangan yang diterapkan berbeda. Garis putus-putus merah di sisipan menunjukkan posisi untuk menggambar pita energi (yaitu 15 nm di bawah permukaan, tepat pada ketinggian 1/2 dari wilayah sumber). Dapat dilihat bahwa dengan V _d meningkat dari 0,1 menjadi 0,5 V, struktur pita TGTFET, UTFET, dan LTFET memiliki kecenderungan lentur yang jelas. Hal ini karena tegangan saluran pembuangan dapat menurunkan potensial listrik dari sambungan terowongan di dekat sisi saluran pembuangan. Hal ini menunjukkan bahwa, untuk TGTFET, UTFET, dan LTFET, peningkatan V _d dari 0,1 hingga 0,5 V bermanfaat bagi efisiensi tunneling. Namun, ketika V _d> 0,5 V, perubahan pita energi dengan V _d peningkatan tidak layak disebut. Hal ini konsisten dengan hasil analisis pada Gambar. 12b.

Struktur pita energi a TGTFET, b UTFET, dan c LTFET di V _g = 1

Seperti yang kita ketahui, kapasitansi gerbang (C _gg ) perangkat dapat sangat mempengaruhi karakteristik frekuensi sirkuit terpadu. Untuk TGTFET, UTFET, dan LTFET, C _gg umumnya terdiri dari C _gs (kapasitansi gerbang ke sumber) dan C _gd (gerbang untuk mengalirkan kapasitansi). Oleh karena itu, karakteristik C _gg , C _gs , dan C _gd sangat penting untuk mengevaluasi karakteristik frekuensi dan kemampuan aplikasi analog perangkat. Khusus untuk TFET, karakteristik kapasitansinya cukup berbeda dengan MOSFET. Karena keberadaan persimpangan terowongan di daerah sumber, TFET biasanya memiliki C kecil _gs [1, 11]. Oleh karena itu, C _gg TFET terutama ditentukan oleh C _gd . Gambar 14 menunjukkan kapasitansi TGTFET, UTFET, dan LTFET versus V _g di bawah V _d = 0,5 V dan V _d = 0 V, secara terpisah.

Kapasitansi TGTFET versus V _g di bawah a V _d = 0 V dan b V _d = 0,5 V. Kapasitansi UTFET versus V _g di bawah c V _d = 0 V dan d V _d = 0,5 V. Kapasitansi LTFET versus V _g di bawah e V _d = 0 V dan f V _d = 0,5 V

Melalui pengamatan Gambar 14a, b, mudah untuk menemukan bahwa C _gs TGTFET di bawah tegangan gerbang 1-V adalah 0,15 fF/μm pada V _d = 0 V dan 0,7 fF/μm di V _d = 0,5 V, yang jauh lebih kecil daripada C _gd (5.8 fF/μm di V _d = 0 V dan 3,7 fF/μm di V _d = 0,5 V). Jadi, C _gg TGTFET terutama ditentukan oleh C _gd . Ketika V _d = 0 V, C _gg dan C _gd meningkat pesat dengan meningkatnya V _g , seperti yang ditunjukkan pada Gambar. 14a. Ini karena dengan peningkatan V _g , elektron dikumpulkan ke antarmuka gerbang di saluran perangkat, yang membuat kapasitansi naik dengan cepat. Ketika V _d = 0,5 V, C _gd tidak meningkat dengan jelas sampai V _g ditingkatkan menjadi lebih dari 0,6 V, seperti yang ditunjukkan pada Gambar. 14b. Ini karena ketika V _g rendah, hanya sedikit elektron yang beruntung yang dapat melewati persimpangan terowongan dan masuk ke saluran. Beberapa dari elektron yang beruntung ini akan berpartisipasi dalam proses rekombinasi, dan sebagian besar lainnya akan dikumpulkan dengan cepat melalui saluran karena tegangan saluran 0,5-V. Oleh karena itu, sangat sulit bagi elektron yang beruntung ini untuk tetap berada di saluran perangkat. Namun, dengan V _g meningkat, jumlah elektron yang beruntung meningkat dengan cepat. Pada saat ini, baik pengumpulan saluran maupun proses rekombinasi lubang elektron tidak dapat dengan cepat menghabiskan elektron keberuntungan ini. Dengan demikian, konsentrasi elektron dalam saluran meningkat dan kapasitansi meningkat dengan cepat. Akibatnya, kurva karakteristik kapasitansi cenderung bergeser ke kanan saat V _d meningkat, seperti yang ditunjukkan pada Gambar 14a, b. Analisis dan fenomena di atas juga berlaku untuk UTFET dan LTFET, seperti yang ditunjukkan pada Gambar 14c–f. Selain itu, kapasitansi gerbang UTFET pada 0 V dan 0,5 V V _d masing-masing mencapai 6,2 fF/μm dan 5,1 fF/μm, dan LTFET masing-masing mencapai 3,4 fF/μm dan 2,7 fF/μm.

Karena tidak ada overlap langsung antara gate dan drain LTFET, dan jarak antara gate dan drain yang relatif jauh, LTFET memiliki karakteristik kapasitansi terbaik dan C terkecil. _gg . Sebaliknya, ada tumpang tindih langsung antara gerbang dan saluran UTFET. Oleh karena itu, elektron di dekat sisi pembuangan lebih mudah dikendalikan oleh gerbang, sehingga menghasilkan C . yang besar _gg dari UTFET. Untuk TGTFET, meskipun jarak antara gate dan drain dekat, tetapi ada daerah saluran yang didoping ringan yang dapat mengisolasi gate dan drain. Dengan demikian, kapasitansi TGTFET lebih baik daripada UTFET, tetapi sedikit lebih rendah dari LTFET. Gambar 15 menunjukkan C _gd karakteristik TGTFET, UTFET, dan LTFET versus V _d di bawah V different yang berbeda _g . Dari pengamatan Gambar 15a–v, tidak sulit untuk menemukan bahwa C _gd karakteristik ketiga perangkat ini serupa. Artinya, untuk V . tetap _g , C _gd menurun dengan meningkatnya V _d . Di sisi lain, untuk V . tetap _d , C _gd meningkat dengan peningkatan V _g .

C _gd karakteristik a TGTFET, b UTFET, dan c LTFET versus V _d di bawah V different yang berbeda _g

Seperti yang kita ketahui, kedua frekuensi cut-off (f _B ) dan gain bandwidth (GBW) adalah kriteria evaluasi untuk mengevaluasi karakteristik frekuensi perangkat. f _B tergantung pada rasio g _m untuk C _gg , seperti yang ditunjukkan pada Persamaan. (3) [30, 31]. Untuk penguatan DC tertentu yang sama dengan 10, GBW dapat dinyatakan dengan rasio g _m untuk C _gd , seperti yang ditunjukkan pada Persamaan. (4) [17]:

Gambar 16 menunjukkan kurva karakteristik dari f _B dan GBW TGTFET, UTFET, dan LTFET. Memanfaatkan keunggulan struktural, seperti sumber ganda dan gerbang lateral yang tumpang tindih yang diperkenalkan oleh gerbang berbentuk T, TGTFET memperoleh karakteristik frekuensi yang paling menonjol dibandingkan dengan UTFET dan LTFET. Di bawah kondisi V _d = 0,5 V, f _B dan GBW TGTFET masing-masing mencapai nilai maksimum 11,9 GHz dan 2,3 GHz. Diuntungkan dari jarak yang jauh antara gerbang dan saluran pembuangan dan tanpa tumpang tindih gerbang/saluran, LTFET memperoleh C kecil _gg dan karakteristik frekuensi yang baik. f _B dan GBW LTFET mencapai 8,7 GHz dan 2,1 GHz, secara terpisah. Karakteristik kapasitansi UTFET lebih rendah dibandingkan dengan TGTFET dan LTFET. Ini karena pintu/saluran langsung tumpang tindih. Akibatnya, nilai maksimum f _B dan GBW UTFET hanya dapat mencapai 4,1 GHz dan 0,5 GHz secara terpisah.

The characteristic curves of a f _B dan b GBW of TGTFET, UTFET, and LTFET versus V _g at V _d  = 0.5 V