Transistor Efek Medan Terowong Dual-Sumber Gerbang Berbentuk T Tinggi Performa untuk Analog/RF
Abstrak
Dalam studi ini, kami memperkenalkan transistor efek medan terowong (TFET) dual-sumber berbentuk gerbang T berbasis silikon (TGTFET) dan mengevaluasi performanya menggunakan simulasi TCAD terperinci. Analisis komparatif dengan TFET berbentuk L (LTFET) dan U (UTFET) konvensional dilakukan, yang menekankan keuntungan desain TGTFET. Gerbang T memperkenalkan tumpukan gerbang yang memperkuat medan listrik di juncatan terowong, sementara arsitektur dual-sumber menggandakan area terowong efektif. Dengan menyisipkan kantong n⁺, laju terowong antarband (BTBT) ditingkatkan lebih lanjut. Hasil simulasi menunjukkan bahwa TGTFET mencapai arus on-state 81 µA/µm dan rasio on/off 6,7 × 10¹⁰ pada bias gate-ke-sumber 1 V. Gerak ambang rata-rata (SS_avg) pada 0–0,5 V adalah 51,5 mV/dec, dengan gerak ambang minimum (SS_min) 24,4 mV/dec pada 0,1 V. Perangkat menunjukkan ketahanan kuat terhadap penurunan hambatan yang diinduksi oleh drain (DIBL). Metrik analog/RF kunci—transkonduktansi (gₘ) 232 µS/µm, konduktansi output (g_ds) 214 µS/µm, kapasitansi gate-ke-sumber (C_gs) 0,7 fF/µm, kapasitansi gate-ke-drain (C_gd) 3,7 fF/µm, frekuensi potong (f_T) 11,9 GHz, dan produk gain-bandwidth (GBW) 2,3 GHz—semua dicapai pada tegangan drain-ke-sumber 0,5 V. Dibandingkan UTFET dan LTFET, TGTFET memberikan karakteristik DC dan AC yang superior, memosisikannya sebagai kandidat menarik untuk aplikasi low-power dan analog/RF generasi mendatang.
Latar Belakang
Penskalan berkelanjutan transistor efek medan metal-oksida-semikonduktor (MOSFET) secara historis telah mendorong perbaikan efisiensi daya, kecepatan switching, dan kepadatan perangkat. Namun, kompromi yang tidak terhindarkan antara penurunan tegangan pasokan dan arus bocoran (I_OFF) mengakibatkan daya standby yang meningkat, sementara efek saluran pendek (SCEs) menurunkan keandalan. Untuk mengatasi tantangan ini, para peneliti telah berfokus pada mengurangi gerak ambang (SS) dan tegangan operasi. TFET, yang memanfaatkan terowong antarband, dapat mencapai SS < 60 mV/dec, memungkinkan operasi di bawah 0,2 V dan I_OUT yang jauh lebih rendah.
TFET sangat menarik untuk logika digital low-power dan sirkuit analog/RF yang muncul. Namun, TFET P-I-N konvensional menderita area terowong yang terbatas, yang membatasi arus on-state (I_ON). Inovasi struktural terbaru—seperti gerbang L (LTFET) dan U (UTFET)—telah memperluas antarmuka terowong, meningkatkan I_ON sambil mempertahankan kepadatan. Meskipun demikian, peningkatan performa lebih lanjut dan karakterisasi analog/RF yang rinci masih sangat penting.
Kami mengusulkan TFET dual-sumber berbentuk gerbang T (TGTFET) yang menggandakan area terowong relatif terhadap LTFET dan UTFET dan memperkenalkan tumpukan gerbang untuk mempertajam medan listrik. Studi TCAD kami menunjukkan bahwa desain ini memberikan I_ON yang lebih tinggi, SS di bawah 60 mV/dec, dan angka layanan analog/RF yang superior.
Metode
Struktur TGTFET diilustrasikan pada Gambar 1. Gerbang membentuk bentuk "T" (wilayah hijau), tumpang tindih dengan kantong n⁺ vertikal dan lateral (kuning) untuk memperkuat medan listrik di antarmuka terowong. Wilayah sumber dual melingkupi gerbang (sapphire), sementara drain n⁺ berada di bawah saluran. Konfigurasi ini meningkatkan area terowong efektif dan mempertajam lengkungan band, sehingga meningkatkan laju BTBT.
Skematik transistor efek medan terowong dual-sumber berbentuk gerbang T yang diusulkan (TGTFET)
Gambar 2 membandingkan struktur TGTFET, UTFET, dan LTFET. Tumpukan gerbang dalam TGTFET meningkatkan efisiensi terowong, dan susunan sumber dual menggandakan area juncatan relatif terhadap desain lain.
Perbandingan a TGTFET yang diusulkan, b UTFET, dan c LTFET
Simulasi dilakukan dengan Silvaco Atlas menggunakan model BTBT non-lokal, mobilitas Lombardi, statistik Fermi, persempitan bandgap, dan rekombinasi Shockley-Read-Hall untuk menangkap fisika dengan akurat.
Hasil dan Pembahasan
Mekanisme Perangkat dan Karakteristik DC dengan Berbagai Parameter
Gambar 3a menunjukkan kurva transfer TGTFET dengan dan tanpa tumpukan gerbang. Tumpukan meningkatkan I_ON dari 7,5 × 10⁻⁵ menjadi 8,1 × 10⁻⁵ A/µm pada V_g = V_d = 1 V. Gambar 3b membandingkan TGTFET, UTFET, dan LTFET dengan geometri identik. TGTFET memberikan keuntungan I_ON dua kali lipat, dengan SS_min = 24,4 mV/dec pada V_g = 0,1 V dan SS_avg = 51,5 mV/dec pada 0–0,5 V. Rasio on/off mencapai 6,7 × 10¹⁰ (V_g = V_d = 1 V) dan 6,5 × 10⁸ (V_g = V_d = 0,5 V).
Karakteristik transfer yang disimulasikan a TGTFET dengan/tanpa tumpukan gerbang dan b karakteristik transfer TGTFET, UTFET, dan LTFET
Gambar 4 mengilustrasikan laju BTBT untuk TGTFET dengan dan tanpa tumpukan gerbang 5 nm. Tumpukan memperluas area terowong, yang secara langsung menerjemahkan ke I_ON yang lebih tinggi.
Diagram laju terowong elektron BBT yang disimulasikan dari a perangkat tanpa tumpukan gerbang, b perangkat dengan tumpukan gerbang 5 nm, dan c laju terowong elektron BBT dari dua perangkat, pada 1 nm di bawah permukaan perangkat; V_g = V_d = 1 V
Gambar 5 menyajikan peta medan listrik 3D. Dengan tumpukan 5 nm, dua puncak medan yang mencolok muncul, yang tidak ada dalam kasus tanpa tumpukan. Struktur band yang terkait, yang ditunjukkan pada Gambar 5c, mengungkapkan jendela terowong yang lebih besar, yang menjelaskan peningkatan laju BTBT dan I_ON.
Diagram skematis 3D medan listrik dari perangkat a dengan tumpukan dan b tanpa tumpukan; c diagram rentang energi yang disimulasikan dari sumber ke wilayah kantong (1 nm di bawah antarmuka oksida)
Gambar 6 mengeksplorasi pengaruh kantong n⁺. Peningkatan dopase kantong secara tajam meningkatkan I_OFF (Gambar 6a). Pengurangan ketebalan kantong dari 7 ke 3 nm pada dopase tetap 5 × 10¹⁸ cm⁻³ meningkatkan SS dan I_ON (Gambar 6b) tanpa bocoran ambang yang signifikan, yang mengindikasikan bahwa dopase kantong yang lebih ringan menekan BTBT off-state.
Arus drain yang disimulasikan dengan konsentrasi a dan ketebalan b kantong n⁺ berbeda pada V_d = 1 V
Gambar 7 memeriksa tinggi gerbang (H_g) dan ketebalan saluran (H_c). Peningkatan modest H_g mengurangi hump rentang energi yang menghambat transportasi elektron (Gambar 7c), yang meningkatkan I_ON dan SS. Pengurangan H_c sedikit meningkatkan I_ON (Gambar 7b), tetapi pengurangan lebih lanjut ke 5 nm memicu bocoran ambang yang parah (Gambar 8), karena arus BTBT sudut mendominasi.
Karakteristik transfer yang disimulasikan TGTFET dengan a H_g berbeda, b H_c berbeda, dan c hump konduksi pada jalur arusDiagram yang disimulasikan laju terowong elektron BTBT a off-state dan b kepadatan arus ketika H_c = 5 nm
Gambar 9 menyelidiki tegangan drain-ke-sumber (V_d). Untuk V_d < 0,6 V, I_ON naik tajam dengan V_d karena penurunan resistensi saluran. Di atas 1,8 V, I_ON melanda sementara I_OFF meningkat karena BTBT sudut ditingkatkan. Dalam rentang menengah (0,6–1,8 V), TGTFET menunjukkan performa yang kuat dan stabil serta imunitas DIBL yang kuat.
Arus drain yang disimulasikan untuk a V_d ≤ 1 V dan b V_d ≥ 1 V
Performa Analog/RF TGTFET, UTFET, dan LTFET
Gambar 10 menampilkan kurva transfer dan transkonduktansi (gₘ) dari tiga perangkat pada V_d = 0,5 V. TGTFET mencapai puncak gₘ sebesar 232 µS/µm—lagat dua kali lipat UTFET (120 µS/µm) dan LTFET (110 µS/µm)—berkat arsitektur sumber dual dan tumpukan gerbang.
a Karakteristik transfer dan b kurva transkonduktansi TGTFET, UTFET, dan LTFET pada V_d = 0,5 V
Gambar 11 mengilustrasikan karakteristik output, konduktansi output (g_ds), dan impedansi output (R_o). Arus output TGTFET dua kali lipat UTFET dan LTFET, dan g_ds puncaknya 214 µS/µm dengan R_o = 4,6 kΩ/µm pada V_d = 0,45 V. Perilaku non-linier R_o vs. V_d timbul dari interaksi antara excitasi termal di atas hambatan drain dan konduksi yang dibatasi oleh terowong, fenomena yang sebelumnya dilaporkan dalam literatur TFET.
a Karakteristik output, b konduktansi output (g_ds), dan c kurva impedansi output (R_o) TGTFET, UTFET, dan LTFET
Analisis kapasitansi (Gambar 14) menunjukkan bahwa C_gs masih kecil dibandingkan C_gd; jadi, kapasitansi gate total (C_gg) didominasi oleh C_gd. Pada V_d = 0 V, C_gg naik tajam dengan V_g karena akuumulasi elektron di saluran. Pada V_d = 0,5 V, C_gd tetap datar sampai V_g melebihi 0,6 V, yang mencerminkan tangkapan elektron yang terbatas di saluran pada bias gate rendah.
Kapasitansi TGTFET versus V_g pada a V_d = 0 V dan b V_d = 0,5 V. Kapasitansi UTFET versus V_g pada c V_d = 0 V dan d V_d = 0,5 V. Kapasitansi LTFET versus V_g pada e V_d = 0 V dan f V_d = 0,5 V
Gambar 15 mengonfirmasi bahwa C_gd untuk semua tiga perangkat menurun seiring peningkatan V_d pada V_g tetap, sambil naik dengan V_g pada V_d tetap.
Karakteristik C_gd dari a TGTFET, b UTFET, dan c LTFET versus V_d pada berbagai V_g
Frekuensi potong (f_T) dan produk gain-bandwidth (GBW) dihitung melalui f_T = gₘ/(2πC_gg) dan GBW = gₘ/(2π10C_gd). Gambar 16 menunjukkan bahwa TGTFET mencapai f_T = 11,9 GHz dan GBW = 2,3 GHz pada V_d = 0,5 V—melebihi UTFET (4,1 GHz, 0,5 GHz) dan LTFET (8,7 GHz, 2,1 GHz). Respons frekuensi yang superior berasal dari arsitektur sumber dual dan C_gg yang lebih rendah.
Kurva karakteristik a f_T dan b GBW TGTFET, UTFET, dan LTFET versus V_g pada V_d = 0,5 V
Kesimpulan
Kami telah memperkenalkan TGTFET berbasis silikon dengan gerbang berbentuk T dan arsitektur sumber dual. Konfigurasi ini menggandakan area juncatan terowong dan, melalui tumpukan gerbang, mempertajam medan listrik, menghasilkan I_ON = 8,1 × 10⁻⁵ A/µm, I_ON/I_OFF = 6,7 × 10¹⁰, dan SS_min = 24,4 mV/dec. Perangkat menunjukkan ketahanan DIBL yang kuat dan mempertahankan performa di seluruh rentang V_d yang luas. Analisis analog/RF menunjukkan gₘ = 232 µS/µm, g_ds = 214 µS/µm, C_gg ≈ 3,7 fF/µm, f_T = 11,9 GHz, dan GBW = 2,3 GHz—melebihi UTFET dan LTFET. Hasil ini mengonfirmasi bahwa TGTFET adalah kandidat yang menjanjikan untuk aplikasi low-power dan frekuensi tinggi di masa depan.
