FET 2-nm Sumber-Saluran: Desain U-Channel Pintu Gerbang Persegi Panjang Berkinerja Tinggi
Abstrak
Sebuah FET U-channel pintu gerbang persegi panjang (RGUC FET) berkinerja tinggi baru untuk jarak integrasi ekstrim antara kontak sumber dan saluran diajukan dalam paper ini. RGUC FET hampir menunjukkan karakteristik subthreshold ideal hingga jarak antara kontak sumber/saluran (S/D) dikurangi menjadi 2 nm. Berbeda dengan FET lain berbasis saluran terselubung atau berbentuk U, kontak pintu gerbang tidak perlu dibentuk di daerah terselubung namun hanya dalam lapisan spasi untuk isolasi antara dua bagian vertikal di kedua sisi saluran U. Keuntungan strukturalnya memungkinkan penerapan untuk manufaktur sirkuit terintegrasi dengan integrasi yang lebih tinggi untuk jarak integrasi ekstrim antara kontak sumber dan saluran. Sifat listrik RGUC FET diteliti dengan cermat dengan mempelajari pengaruh parameter desain termasuk jarak horizontal antara kontak S/D, tinggi ekstensi wilayah S/D, dan ketebalan serta bahan lapisan oksida pintu gerbang. Sifat listrik RGUC FET diverifikasi oleh simulasi kuantum. Dibandingkan dengan FET multi-pintu gerbang non-planer lainnya, RGUC FET baru ini cocok untuk integrasi yang lebih tinggi.
Pendahuluan
Salah satu perangkat yang paling menjanjikan yang digunakan dalam sirkuit terintegrasi skala nano (IC), transistor bidang efek tanpa juncsi (JL FET) yang menunjukkan karakteristik listrik yang luar biasa dibandingkan konvensional MOSFET berbasis juncsi, selain kesederhanaan pembuatannya, telah dipelajari dalam beberapa tahun terakhir [1,2,3,4]. Sementara peningkatan tegangan pintu gerbang membentuk daerah akumulasi dalam saluran, yang mengarah pada arus on yang lebih besar [5], perkenalan FET multi-pintu gerbang (MG) memperkuat kontrolabilitas arus dari sumber ke saluran dari tegangan pintu gerbang, yang mengarah pada sifat subthreshold yang jauh lebih baik dari perangkat. JL MG FET tanpa juncsi juga telah dipelajari secara luas selama bertahun-tahun [6,7,8]. Meskipun MOSFET gate-all-around saluran vertikal menunjukkan kinerja I-V hampir ideal dengan radius hanya beberapa nanometer, saluran vertikalnya membuat kontak sumber dan saluran tidak dapat dibuat dalam lapisan yang sama, yang membuat tata letak IC tidak kompatibel dengan teknologi planer. Selain itu, seiring semiconductor dipaksa untuk menurunkan panjang saluran menjadi kurang dari 10 nm, MG FET menghadapi efek saluran pendek lagi [9,10,11]. Untuk mengatasi efek saluran pendek, MOSFET saluran terselubung menjadi topik panas dalam beberapa tahun terakhir [12,13,14,15,16]. Pekerjaan pemodelan dan simulasi MOSFET saluran terselubung juga dilakukan secara komprehensif [17,18,19,20]. MOSFET saluran terselubung memiliki bagian saluran vertikal planer di bawah kontak sumber dan saluran serta bagian saluran planer horizontal. Ini sebenarnya memperpanjang panjang saluran efektif dibandingkan konvensional MOSFET hanya dengan saluran planer horizontal. Untuk perangkat dengan jarak yang sama antara kontak sumber dan saluran, ini dapat lebih tahan terhadap efek saluran pendek dibandingkan konvensional MOSFET dengan saluran planer; namun, data eksperimental menunjukkan bahwa gerombolan subthreshold MOSFET dengan saluran terselubung tidak dapat mencapai gerombolan subthreshold ideal dengan panjang saluran efektif sub 100-nm. Itu karena meskipun panjang saluran diperpanjang, kontrolabilitas pintu gerbang tidak diperkuat seperti MG FET. Harus diperhatikan bahwa lebih baik untuk menentukan parameter geometri baru yang terkait dengan deskripsi integrasi, bukan panjang saluran. Jarak antara kontak sumber dan saluran lebih realistis dan efektif karena tujuan akhir desain perangkat skala nano adalah realisasi kinerja terbaik dalam area chip yang terbatas, dan ukuran perangkat aktual terkait dengan lebar saluran dan jarak antara kontak sumber dan saluran. Untuk menggabungkan keuntungan MG FET dan MOSFET saluran terselubung, dalam pekerjaan kami sebelumnya, kami mengajukan FET pintu gerbang berbentuk selang dengan saluran berbentuk U [21,22,23], yang mempromosikan kontrolabilitas pintu gerbang ke bagian saluran horizontal dari saluran terselubung dari tipe pintu gerbang planer tunggal menjadi tipe 3-D triple-pintu gerbang. Setelah itu, kami meningkatkan fitur 3-D triple-pintu gerbang ini yang terbentuk tidak hanya dalam bagian saluran horizontal tetapi juga di kedua bagian saluran vertikal. Perangkat ini disebut H gate U channel FETs, dan saluran terselubung diupgrade secara sesuai menjadi saluran tabung berbentuk U 3-D juga [24]. Seperti yang disebutkan di atas, tujuan akhir desain perangkat skala nano adalah realisasi kinerja terbaik dalam area chip yang terbatas melalui optimisasi. Untuk merealisasikan perangkat berkinerja tinggi yang dioptimalkan, baik struktur pintu gerbang maupun struktur saluran yang sesuai harus dipertimbangkan dan dirancang dengan baik. Juga kompleksitas pembuatan harus dipertimbangkan dengan baik. Perangkat yang disebutkan di atas seperti perangkat saluran terselubung, saddle FETs yang sebelumnya diusulkan, dan HGUC FETs memiliki dasar yang sama, struktur sandwich oksida pintu gerbang/pintu gerbang/oksida pintu gerbang harus dibentuk dengan baik di daerah terselubung kecil. Fitur struktural ini membatasi promosi integrasi lebih lanjut. Tampaknya cara yang baik untuk mempromosikan integrasi adalah untuk menyederhanakan fitur struktural di daerah terselubung dan mempertahankan kemampuan kontrol pintu gerbang ke bagian saluran vertikal dan horizontal saluran berbentuk U pada saat yang sama. Untuk merealisasikan fitur dan fungsi perangkat ini, dalam paper ini, kami mengusulkan RGUC FET baru untuk jarak integrasi ekstrim antara kontak sumber dan saluran. Ini memiliki saluran berbentuk U yang dapat memperpanjang panjang saluran efektif tanpa meningkatkan jarak antara kontak sumber dan saluran. Dibandingkan dengan FET berbentuk saluran U lainnya, RGUC FET memiliki struktur dalam yang lebih sederhana di daerah terselubung saluran berbentuk U; setelah itu, ini dapat merealisasikan pembuatan yang lebih sederhana di bagian dalam daerah terselubung dan jarak yang lebih kecil antara kontak sumber dan saluran (integrasi yang lebih tinggi). Struktur yang diusulkan memiliki kontrolabilitas pintu gerbang yang lebih baik dan arus kebocoran reverse yang lebih kecil diiringi dengan rasio ION/IOFF yang lebih tinggi. Jarak antara kontak sumber dan kontak saluran dapat diskalakan menjadi kurang dari 2 nm. Semua properti listrik dianalisis oleh simulasi kuantum.
Metode
Gambar 1a menampilkan tampilan skematik 3D RGUC FET, dan Gambar 1b hingga d adalah profil perangkat yang dipotong melalui bidang A, B, C, dan D yang ditunjukkan dalam Gambar 1a. W adalah lebar badan silikon, tb adalah ketebalan badan silikon, hin adalah tinggi dalam spasi di daerah terselubung, hex adalah tinggi wilayah ekstensi sumber/saluran, tox adalah ketebalan oksida pintu gerbang sekitar badan silikon, dan tsp adalah ketebalan spasi lapisan isolator yang ditambahkan di daerah terselubung saluran berbentuk U yang sama dengan jarak antara kontak sumber dan kontak saluran.
a Tampilan skematik 3D RGUC FET. b Profil perangkat yang dipotong melalui bidang A dari a. c Profil perangkat yang dipotong melalui bidang B dari a. d Profil perangkat yang dipotong melalui bidang C dari a
Karena ketebalan badan silikon kurang dari 6 nm, simulasi kuantum diperkenalkan dalam paper ini sebagai gantian simulasi klasik untuk mendapatkan hasil simulasi yang lebih akurat. Semua simulasi dilakukan menggunakan TCAD SILVACO Atlas 3D simulasi perangkat, menggunakan model mobilitas bergantung konsentrasi, model Shockley-Read-Hall bergantung konsentrasi, model rekombinasi Auger, model penyingkatan jarak band, model tunneling band-to-band standar, dan model potensial kuantum Bohm [25]. Parameter simulasi tercantum dalam Tabel 1. Dua bagian badan vertikal sebenarnya kubus dengan empat sisi, permukaan atasnya ditutupi dengan wilayah sumber atau saluran dan permukaan bawahnya masing-masing terhubung ke bagian badan horizontal. Tiga sisi luar bagian badan vertikal dikelilingi oleh oksida pintu gerbang dan kontak pintu gerbang persegi panjang, dan sisi dalam lainnya terhubung ke spasi dalam di daerah terselubung. Empat sisi badan horizontal semuanya dikelilingi oleh oksida pintu gerbang dan kontak pintu gerbang persegi panjang. Dapat ditebak bahwa pintu gerbang persegi panjang memiliki kemampuan kontrol medan kuat terhadap badan horizontal dan dua bagian vertikal karena fitur struktural yang disebutkan di atas. Dan, spasi dalam sebenarnya memperpanjang jarak jalur terpendek antara kontak sumber dan kontak saluran dalam silikon yang dapat menghilangkan efek saluran pendek yang tidak dapat dihindari untuk perangkat multi-pintu gerbang dengan fitur saluran planer. Dibandingkan dengan perangkat saluran 3-D lainnya [21,22,23,24], struktur yang diusulkan tidak memerlukan pembentukan pintu gerbang di daerah terselubung, yang secara besar mengurangi kompleksitas struktur dalam daerah terselubung.
Hasil dan Pembahasan
Model potensial kuantum Bohm (BQP) menghitung istilah energi potensial bergantung posisi menggunakan persamaan bantuan yang berasal dari tafsir Bohm mekanika kuantum. Model ini berasal dari fisika murni dan memungkinkan model untuk mendekati perilaku kuantum berbagai kelas perangkat serta berbagai materi. Efek penahanan kuantum pada kinerja perangkat, termasuk karakteristik I-V, kemudian akan dihitung dengan pendekatan yang baik. Studi sebelumnya menunjukkan bahwa arus kebocoran pintu gerbang boleh diabaikan untuk kasus ketebalan oksida lebih besar dari 0,5 nm [7, 26].
Gambar 2a menunjukkan perbandingan karakteristik arus drain-saluran tegangan pintu-saluran (IDS-VGS) RGUC FET dengan berbagai hin pada skala logaritmik dan linier. Gambar 2b menunjukkan perbandingan goyangan subthreshold (SS) dan rasio ION/IOFF RGUC FET dengan berbagai hin. Seiring meningkatnya hin, jalur vertikal keseluruhan saluran dari sumber ke saluran terus meningkat, lalu panjang saluran efektif terpendek bertambah secara bertahap, dan efek saluran pendek semakin melemah dan akhirnya dihilangkan. SS dapat mencapai nilai hampir ideal 65 mV/dec untuk hin mencapai 10 nm. Rasio ION/IOFF juga meningkat sekitar 35 kali untuk hin meningkat dari 2 ke 10 nm karena SS yang terus menurun. Hin yang diperpanjang membuat jarak jalur terpendek dari sumber ke saluran meningkat dari 6 ke 22 nm, yang sama dengan 2 hin + tsp dan setara dengan panjang saluran efektif struktur yang diusulkan. Gambar 2c dan d menunjukkan distribusi konsentrasi elektron 2-D dalam badan silikon dalam keadaan mati untuk perangkat dengan 2 nm dan 10 nm hin, masing-masing. Untuk kasus 2 nm, konsentrasi elektron tertinggi dalam wilayah badan horizontal sekitar 1012 cm−3 dan jarak antara kontak sumber/saluran dan wilayah badan horizontal sangat pendek. Setelah itu, bias sumber/saluran sangat mempengaruhi distribusi elektron dalam wilayah badan horizontal; solusinya adalah memperpanjang saluran vertikal yang menjaga sumber/saluran jauh dari wilayah badan horizontal. Untuk kasus 10 nm, dalam Gambar 2d, kami dapat melihat bahwa konsentrasi elektron tertinggi dalam wilayah badan horizontal menurun menjadi 109 cm−3, dan ini membuat daerah yang lebih ideal yang sepenuhnya terdeplenasi untuk keadaan mati yang membawa tingkat arus kebocoran yang jauh lebih rendah.
a Perbandingan karakteristik IDS-VGS RGUC FET dengan berbagai hin pada skala logaritmik dan linier. b Perbandingan goyangan subthreshold (SS) dan rasio ION/IOFF RGUC FET dengan berbagai hin. c Distribusi konsentrasi elektron 2-D dalam badan silikon dalam keadaan mati untuk perangkat dengan 2-nm hin. d Distribusi konsentrasi elektron 2-D dalam badan silikon dalam keadaan mati untuk perangkat dengan 10 nm hin
Gambar 3a menunjukkan perbandingan karakteristik IDS-VGS RGUC FET dengan berbagai tsp pada skala logaritmik dan linier. Gambar 3b menunjukkan perbandingan goyangan subthreshold (SS) dan rasio ION/IOFF RGUC FET dengan berbagai tsp. Seiring menurunnya tsp, jarak antara kontak sumber dan kontak saluran juga terus menurun. Arus kebocoran terutama disebabkan oleh arus tunneling band-to-band. Probabilitas tunneling proporsional dengan regangan band yang dapat dikaitkan dengan intensitas medan listrik pada titik tertentu. Total arus tunneling adalah jumlah arus tunneling yang dihasilkan di setiap titik wilayah badan.
a Perbandingan karakteristik IDS-VGS RGUC FET dengan berbagai tsp pada skala logaritmik dan linier. b Perbandingan goyangan subthreshold (SS) dan rasio ION/IOFF RGUC FET dengan berbagai tsp. c Distribusi medan listrik 2-D dalam badan silikon dalam keadaan mati untuk perangkat dengan 2 nm tsp. d Distribusi medan listrik 2-D dalam badan silikon dalam keadaan mati untuk perangkat dengan 0.5 nm tsp. e Distribusi konsentrasi elektron 2-D dalam badan silikon dalam keadaan mati untuk perangkat dengan 0.5 nm tsp
Gambar 3c dan Gambar 2d menunjukkan distribusi medan listrik 2-D dalam badan silikon dalam keadaan mati untuk perangkat dengan 2 nm dan 0.5 nm tsp, masing-masing. Untuk ketebalan spasi yang lebih besar atau bias drain-saluran (VDS) yang lebih kecil, intensitas medan listrik pada antarmuka antara spasi di daerah terselubung tidak cukup kuat untuk menghasilkan sejumlah besar arus kebocoran. Intensitas medan listrik terkuat muncul di dekat antarmuka antara oksida pintu gerbang dan bagian badan vertikal, yang ditentukan oleh VGD. Namun, jika jarak sumber-ke-saluran dikurangi menjadi kurang dari 1 nm (kurang dari ketebalan oksida pintu gerbang), intensitas medan terkuat muncul di dekat antarmuka antara spasi di daerah terselubung dan dua bagian badan vertikal. Terlihat bahwa ketika tsp kurang dari 1 nm, untuk VDS yang lebih besar (0.5 V misalnya), arus kebocoran hampir independen dari bias pintu gerbang dan terutama ditentukan oleh VDS. SS hampir independen dari tsp dan mempertahankan nilai hampir ideal 65 mV/dec untuk kasus hin = 10 nm sampai tsp kurang dari 2 nm. Rasio ION/IOFF mempertahankan 108 sampai tsp = 2 nm dan sangat menurun untuk tsp kurang dari 2 nm karena peningkatan arus kebocoran yang diinduksi oleh medan listrik yang kuat muncul di dekat antarmuka antara spasi di daerah terselubung dan dua bagian badan vertikal. Intensitas medan listrik badan silikon dalam wilayah badan secara komprehensif ditingkatkan untuk kasus 0.5 nm tsp. Gambar 3e menunjukkan distribusi konsentrasi elektron 2-D dalam badan silikon dalam keadaan mati untuk perangkat dengan 0.5 nm tsp. Dibandingkan dengan Gambar 2d, terlihat jelas bahwa konsentrasi elektron dalam wilayah badan horizontal diperbesar dari 109 ke 1010 cm−3. Selain itu, dimensi ketebalan spasi 0.5 nm sangat dekat dengan lapisan satu molekul, yang dapat menyebabkan kerusakan pada properti isolasi lapisan spasi dalam beberapa derajat. Karena alasan yang disebutkan di atas, tsp disarankan 2 nm untuk desain integrasi tinggi dan daya rendah kebocoran rendah.
Gambar 4 menunjukkan IDS-VDS dari RGUC FET yang diusulkan dengan struktur yang dioptimalkan di bawah berbagai.
Karakteristik IDS-VDS dari RGUC FET yang diusulkan dengan parameter perangkat yang dioptimalkan
VGS nilai, SSnya sekitar 63 mV/dec, dan ION/IOFF adalah 109 ~ 1010. Arus terpuaskan meningkat seiring meningkatnya VGS.
Kesimpulan
RGUC FET baru dengan integrasi tinggi dan kinerja tinggi diusulkan dalam paper ini, yang menunjukkan goyangan subthreshold rendah dan rasio ION/IOFF yang lebih tinggi. Jarak antara kontak sumber/saluran (S/D) dapat dikurangi menjadi 2 nm, dengan karakteristik hampir ideal seperti SS, arus kebocoran reverse, dan rasio ION/IOFF. Semua properti listrik disimulasikan dengan model kuantum untuk memastikan hasil yang lebih akurat.
