Studi Perbandingan Transistor Efek Medan Kapasitansi Negatif dengan Kapasitansi MOS Berbeda
Abstrak
Kami mendemonstrasikan efek kapasitansi negatif (NC) dari HfZrOx transistor efek medan (FET) berbasis medan dalam percobaan. Peningkatan IDS , SS, dan Gm NCFET telah dicapai dibandingkan dengan kontrol semikonduktor oksida logam (MOS) FET. Dalam percobaan ini, transistor MIS bawah dengan waktu pasivasi yang berbeda setara dengan perangkat NC dengan kapasitansi MOS yang berbeda. Sementara itu, sifat kelistrikan NCFET dengan pasivasi 40 menit lebih unggul daripada NCFET dengan pasivasi 60 menit karena kecocokan yang baik antara CFE dan CMOS . Meskipun SS sub-60 mV/dekade tidak tercapai, karakteristik transfer non-histeris yang bermanfaat bagi aplikasi logika diperoleh.
Pengantar
Dengan penurunan transistor, tingkat integrasi sirkuit terpadu (IC) terus berkembang. Masalah disipasi daya yang menyertainya sangat mendesak untuk dipecahkan. Untuk menghindari masalah ini, tegangan operasi transistor harus dikurangi [1]. Subthreshold swing (SS) MOSFET tidak boleh di bawah 60 mV/dekade pada suhu kamar, yang membatasi pengurangan tegangan ambang VTH dan tegangan suplai VDD [2]. Banyak upaya telah dikhususkan untuk penelitian dan pengembangan perangkat dengan mekanisme transport dan switching baru untuk mengalahkan batas Boltzmann, termasuk transistor efek medan kapasitansi negatif (NCEFT) [3, 4], gerbang resistif FET [5], nano- elektro mekanik FET (NEMFET) [6, 7], dampak ionisasi logam-oksida-semikonduktor (I-MOS) [8, 9], dan tunneling FET [10, 11]. Diantaranya, NCFET telah menarik banyak perhatian karena dapat mencapai SS yang curam tanpa kehilangan arus penggerak [12,13,14,15]. Doping HfO2 (mis., HfZrOx (HZO) dan HfSiOx ) telah banyak digunakan dalam NCFET [4, 16, 17]; itu kompatibel dengan proses CMOS [18]. Sebuah studi teoritis telah menunjukkan bahwa histeresis yang tidak diinginkan terjadi karena kapasitansi feroelektrik yang tak tertandingi CFE ke kapasitansi MOS yang mendasari CMOS di NCFET [19]. Namun, efek pencocokan antara CFE dan CMOS pada karakteristik listrik NCFET masih menjadi perhatian dalam eksperimen.
Dalam karya ini, karakteristik listrik NC Ge FET dengan kapasitansi MOS yang berbeda dipelajari berdasarkan pencocokan yang berbeda antara CFE dan CMOS . Meskipun SS kurang dari 60 mV/dekade tidak muncul, karakteristik transfer bebas histeresis dan sifat listrik yang lebih baik diperoleh. Puncak yang tampak dari CFE versus VFE kurva menunjukkan efek NC dari NCFET berbasis HZO. Pencocokan C . yang lebih baik FE dan CMOS berkontribusi pada SS yang lebih curam dan arus yang lebih tinggi, yang bermanfaat bagi aplikasi logika.
Metode
Proses fabrikasi kunci NCFET Ge ditunjukkan pada Gambar. 1a. Wafer n-Ge(001) empat inci dengan resistivitas 0,088–0,14 Ω·cm digunakan sebagai substrat awal. Setelah pembersihan pra-gerbang, wafer Ge dimuat ke ruang vakum ultra-tinggi untuk pasif permukaan menggunakan Si2 H6 . Dua durasi pasivasi 40 dan 60 min digunakan. Kemudian, TaN/HZO/TaN/HfO2 tumpukan disimpan. Ketebalan HfO2 lapisan dielektrik dan lapisan HZO FE masing-masing adalah 4,35 dan 4,5 nm. Setelah pola gerbang dan etsa, daerah sumber/penguras (S/D) ditanamkan menggunakan ion boron (B
+
) dengan energi 30 keV dan dosis 1 × 10
15
cm
−2
. S/D logam Nikel dibentuk menggunakan proses pengangkatan. Akhirnya, anil termal cepat pada 450 °C selama 30 s dilakukan. Kontrol MOSFET dengan TaN/HfO2 tumpukan juga dibuat. Gambar 1b dan c masing-masing menunjukkan skema NCFET fabrikasi dan MOSFET kontrol. Gerbang logam internal di NCFET buatan mengimbangi potensi di permukaan saluran, yang disebut struktur MFMIS.
a Langkah-langkah proses kunci dari perangkat NC fabrikasi. Skema dari b . yang dibuat NCFET dan c kendalikan MOSFET
Hasil dan Diskusi
Gambar 2a memplot I . yang diukur DS -VGS kurva sepasang NCFET dan MOSFET kontrol dengan pasif permukaan 40 min. Kedua perangkat memiliki panjang gerbang LG dari 3,5 μm. Perangkat NC dengan pasivasi 40 menit memiliki peningkatan I . secara signifikan DS daripada MOSFET kontrol. Kurva transfer NCFET menunjukkan fitur non-histeris. Poin SS versus IDS kurva pada Gambar. 2b menunjukkan bahwa transistor NC telah meningkatkan SS atas perangkat kontrol, meskipun SS dari sub-60 mV/dekade tidak muncul. Gambar 2c menunjukkan bahwa transistor NC memperoleh transkonduktansi linier yang ditingkatkan secara signifikan Gm melalui perangkat kontrol di VDS dari 0,05 V Gambar 3 membandingkan kinerja listrik NCFET dan kontrol MOSFET dengan pasif permukaan selama 60 min. Demikian pula, IDS , arahkan SS dan Gm NCFET lebih unggul daripada MOSFET kontrol.
aI . yang terukur DS -VGS kurva NCFET dan kontrol MOSFET dengan pasivasi 40 min. Perbandingan b poin SS versus IDS dan cGm karakteristik antara NC FET dan kontrol MOSFET
aI . yang terukur DS -VGS kurva NCFET dan kontrol MOSFET dengan pasivasi 60 min. Perbandingan b poin SS versus IDS dan cGm karakteristik antara NCFET dan kontrol MOSFET
Gambar 4a menunjukkan hasil statistik dari arus penggerak NCFET dan MOSFET kontrol di VDS dari 0,05 V dan VGS -VTH =1.0 V. NCFET menunjukkan peningkatan 18,7% dan 35,6% dalam IDS untuk pasivasi permukaan 60 menit dan 40 menit, masing-masing, dibandingkan dengan perangkat kontrol. Diperkirakan bahwa NCFET yang dipasifkan selama 40 menit memiliki kecocokan yang lebih baik antara CMOS dan CFE melalui perangkat NC dengan 60 min. Gambar 4b menunjukkan bahwa NCFET memperoleh peningkatan 26,4% dan 51,3% dalam transkonduktansi maksimum Gm,maks untuk pasivasi permukaan 60 menit dan 40 menit, masing-masing, dibandingkan dengan perangkat kontrol. Terlihat bahwa MOSFET kontrol dengan pasif permukaan selama 40 min memiliki I yang lebih tinggi DS dan Gm,maks daripada perangkat yang dipasifkan selama 60 mnt, yang disebabkan oleh C . yang lebih besar MOS diinduksi oleh ketebalan oksida ekivalen yang lebih kecil (EPL ). Gerbang logam internal menyediakan bidang ekuipotensial; perangkat dapat dimodelkan secara ekuivalen sebagai pembagi tegangan kapasitif. Total kapasitansi CG adalah serangkaian CFE dan CMOS . Tegangan gerbang internal diperkuat karena efek NC. Koefisien penguatan tegangan internal β = ∣ CFE / ∣ CFECMOS mendapatkan maksimum saat |CMOS | =|CFE | [20, 21]. Mencapai pencocokan optimal CFE dan CMOS adalah prasyarat peningkatan saat ini.
a statistical statistik AkuDS dan bGm hasil NCFET dan MOSFET kontrol dengan durasi pasivasi 40 dan 60 mnt
V . yang diekstraksi int versus tegangan gerbang VGS kurva ditunjukkan pada Gambar. 5a. Vint transistor NC dapat diekstraksi karena hipotesis bahwa IDS -Vint kurva transistor NC persis sama dengan IDS -VGS kurva perangkat kontrol. Koefisien penguatan tegangan internal dVint /dVGS ditunjukkan pada Gambar. 5b. dVint /dVGS> 1 dicapai dalam jangkauan luas VGS untuk NCFET dengan passivasi permukaan 40 min, berkontribusi pada SS yang lebih curam daripada perangkat kontrol selama proses pengukuran, yang disebabkan oleh peralihan polarisasi lokal [22]. Hal ini konsisten dengan hasil yang disebutkan di Gambar. 2b. Untuk NCFET dengan pasivasi 60 min, koefisien penguatan tegangan internal dVint /dVGS> 1 dicapai selama rentang VGS <0 V untuk sapuan ganda VGS , yang sesuai dengan peningkatan SS pada Gambar 3b.
a Diekstrak Vint sebagai fungsi dari VGS kurva. b Koefisien penguatan tegangan internal versus VGS kurva
Gambar 6a menunjukkan C . yang diekstraksi MOS versus VGS kurva untuk transistor NC, yang mengandalkan Vint -VGS pada Gambar 5a dan CG -VGS kurva kontrol MOSFET. C . yang diekstraksi MOS sesuai dengan C . yang terukur G. Oleh karena itu, validitas metode perhitungan ditunjukkan. CFE dan CMOS versus VFE kurva digambarkan pada Gambar. 6b. Dari inisiasi efek NC, nilai absolut C . negatif FE transistor melebihi CMOS untuk sapuan ganda VGS sepanjang waktu pada Gambar. 6b. |CFE |> CMOS dan CFE <0 dapat menyebabkan karakteristik bebas histeresis, dan pencocokan CMOS dan CFE bermanfaat untuk aplikasi logika [23, 24]. Karakteristik bebas histeresis pada Gambar. 2a dan 3a diamati dikaitkan dengan semua pencocokan domain dan penghambatan perangkap muatan [25]. Peralihan polarisasi yang stabil bertanggung jawab atas karakteristik non-histeris [26]. Selanjutnya, gerbang internal yang besar mendapatkan dVint /dVG> 1 dianggap berasal dari sedikit perbedaan antara |CFE | dan CMOS di wilayah subthreshold, menghasilkan SS perangkat NC yang curam. Sementara itu, ada kecocokan yang lebih baik antara CFE dan CMOS untuk NCFET dengan pasivasi 40 menit daripada NCFET dengan pasivasi 60 menit. Dengan demikian, ini memberikan bukti langsung untuk menunjukkan bahwa NCFET dengan pasivasi 40 menit memiliki kinerja listrik yang lebih baik daripada NCFET dengan pasivasi 60 menit. Polarisasi FE mengubah VFE; maka muatan FE bervariasi. Muatan total berlipat ganda, yang dikaitkan dengan polarisasi FE selain kenaikan VGS . Dengan kata lain, untuk V . yang diberikan GS , muatan di saluran meningkat sehingga IDS membaik. Akibatnya, karakteristik transfer SS yang curam muncul dalam eksperimen.
a Terukur CG dan mengekstrak CMOS sebagai fungsi dari VGS . bCFE dan CMOS versus VFE kurva
Kesimpulan
Karakteristik transfer bebas histeresis diperoleh untuk NCFET dengan pasivasi 40 dan 60 min. NC Ge pFET dengan pasivasi 40 mnt memiliki karakteristik listrik yang lebih baik daripada perangkat NC dengan pasivasi 60 mnt dalam eksperimen. Kami juga mendemonstrasikan efek NC dari NCFET berbasis HZO. Untuk NCFET, SS dan dV . yang curam int /dVGS> 1 diperoleh. NCFET dengan pasivasi 40 mnt telah mencapai kecocokan yang baik antara CFE dan CMOS , yang berkontribusi pada karakteristik non-histeris. Perilaku NC yang berbeda dianggap terkait dengan peralihan dinding domain mikroskopis dalam film tipis FE.
Ketersediaan Data dan Materi
Kumpulan data yang mendukung kesimpulan artikel ini disertakan dalam artikel.
