Detektor Charging Induksi Plasma yang Ditingkatkan untuk Pemantauan Proses CMOS BEOL yang Komprehensif
Abstrak
Penelitian ini mengusulkan detektor charging induksi plasma (PID) yang dimodifikasi untuk memperluas rentang deteksi, untuk memantau kerusakan plasma yang mungkin di seluruh wafer selama proses BEOL CMOS canggih. Desain antena baru untuk pola kerusakan induksi plasma dengan kapasitor yang diperluas diteliti. Dengan menerapkan detektor PID inovatif ini, tingkat charging maksimum detektor telah ditingkatkan.
Pendahuluan
Dalam beberapa tahun terakhir, evolusi teknologi proses semiconductor terus menscaling down dimensi kritis dalam rangkaian terpadu skala besar [1,2,3]. Proses logika FinFET canggih telah menjadi lebih kompleks untuk merealisasikan transistor yang lebih rapat dalam chip Si multifungsi dan lebih powerful. Langkah reactive ion etching yang ditingkatkan oleh plasma [4, 5] menjadi tidak terhindarkan dalam proses nano skala canggih untuk mencapai struktur rasio aspek tinggi yang esensial untuk rangkaian packing density tinggi [6]. Untuk node teknologi CMOS di luar 45 nm, gate transistor berubah dari gate poli-silikon konvensional dengan silicon dioxide ke stack gate high-k metal [7, 8]. Perubahan ini membuat perangkat lebih rentan terhadap kerusakan induksi plasma dan dapat mengarah pada kerusakan laten yang tidak terduga pada lapisan dielektrik high-k. [9]. Dalam proses manufaktur FinFET terdepan, banyak langkah plasma RF seperti etching, deposition dan cleaning adalah tidak terhindarkan, yang menciptakan frekuensi lebih tinggi dari peristiwa charging induksi plasma [10]. Charging positif dan negatif pada struktur logam dapat terjadi. Saat muatan ini mengalir melalui jalur konduktif yang terdiri dari garis logam, via, dan kontak yang ada, discharging yang tidak diinginkan melalui bagian rentan rangkaian, terutama melalui gate dielektrik transistor dapat mengarah pada masalah keandalan yang signifikan. Misalnya, pada langkah etching kering, ion yang mengenai dan material yang diputir di permukaan reaksi menyebabkan lebih banyak defek dalam bulk fins [11, 12]. Untuk menghindari peristiwa charging plasma yang mengarah pada kerusakan yang tidak dapat diubah pada rangkaian, aturan desain yang membatasi ukuran struktur logam diberikan. Contoh lain dari mitigasi PID adalah menggunakan dioda perlindungan, yang dapat mengalihkan arus charging plasma dari rangkaian sensitif [13]. Perkenalan In-Situ Steam Generation (ISSG) gate oxide dilaporkan meningkatkan toleransinya terhadap kerusakan plasma [14]. Selain itu, memotong kamera dan memodifikasi proses deposition PECVD-Ti juga ditemukan mengurangi kerusakan induksi plasma [15]. Sebagian besar metode ini, namun, menghasilkan keterbatasan yang tidak diinginkan pada fleksibilitas desain rangkaian atau trade-off proses.
Secara konvensional, pola tes on-wafer telah digunakan untuk memantau tingkat kerusakan induksi plasma (PID) [16]. Parameter yang paling umum dan banyak digunakan untuk memantau PID on-wafer adalah karakteristik time-to-breakdown (TDDB) gate transistor dengan struktur antena besar. Kerusakan laten pada gate dielektrik dapat terungkap dengan mengukur degradasi lapisan gate dielektrik di bawah tes stres tegangan atau arus. Oleh karena itu, pola-pola ini tidak dapat memberikan umpan balik real-time pada proses plasma [17]. Dalam pekerjaan kami sebelumnya, detektor efek charging induksi plasma on-wafer divisualisasikan dalam teknologi FinFET canggih. Detektor PID menggunakan struktur kopling kapasitif untuk menginduksikan respons pada gate floating [18,19,20]. Oleh karena itu, tidak ada kerusakan pada gate dielektrik seperti pada detektor PID konvensional. Pada detektor baru ini, seseorang mengukur pergeseran kurva I–V untuk menemukan intensitas, durasi serta polaritas muatan pada gate antena. Ditemukan bahwa detektor ini mungkin terkena efek saturasi saat intensitas plasma di situs perekaman tertentu melebihi tingkat kritis. Untuk memperluas rentang dinamis detektor PID, desain gate antena baru telah diteliti dalam pekerjaan ini, di mana perlebaran rentang sensing berhasil divisualisasikan.
Metode
Skematik 3D detektor kerusakan induksi plasma (PID) dengan kapasitor parasit yang terhubung pada simpul antena ditunjukkan pada Gambar 1a. Berbeda dengan struktur monitoring PID, detektor ini menggunakan slot kontak panjang untuk menyalin tegangan antena pada gate floating. Foto TEM potret lintang ditunjukkan pada Gambar 1b. Seperti yang ditunjukkan pada gambar, slot kontak yang mengumpulkan muatan kapasitif terkopling pada gate floating.
a Ilustrasi 3D detektor PID in-situ yang sebelumnya dilaporkan dan kapasitor antena disorot dalam struktur ini. b Foto TEM detektor PID, di mana panjang gate detektor ini adalah 140 nm
Gambar 2 membandingkan distribusi tegangan ambang yang dicatat dari detektor ini di seluruh wafer 12 inci. Pergeseran tegangan ambang negatif menunjukkan bahwa muatan negatif dikumpulkan pada antena, menarik muatan positif ke gate floating, yang mengakibatkan pergeseran tegangan ambang negatif. Ditemukan bahwa seiring meningkatnya area antena, total kapasitansi yang meningkat mengarah pada penurunan tegangan antena keseluruhan, sehingga semakin kecil pergeseran dalam Vt.
Rentang tegangan ambang sampel dengan ukuran antena yang berbeda, dan total kapasitansi yang sesuai pada antena
Di sini, pada Gambar 3a, diagram alur yang menjelaskan prinsip operasi dasar detektor PID diuraikan. Saat muatan plasma (QAnt) dikumpulkan pada antena, potensi gate antena, VAnt, bervariasi. VAnt kemudian dikopling ke gate floating (FG), mempromosikan tunnel elektron ke dalam atau keluar FG. Setelah proses plasma, Vt dari detektor ini dapat menjadi lebih negatif atau lebih positif berdasarkan polaritas QAnt. Vt dapat dihitung dengan model arus tunnel FN dengan parameter yang terdaftar pada Gambar 3b.
a Diagram alur dari muatan plasma (QAnt) yang dikumpulkan pada antena ke pergeseran Vt. Berdasarkan model tunnel FN, ΔVt dapat dihitung. b Daftar parameter dengan definisinya
Gambar 4 menggambarkan semua kapasitansi yang mungkin pada detektor PID berbasis FG. Dari Gambar 5, ditemukan bahwa seiring meningkatnya area antena, ΔVt cenderung saturasi. Saat VAnt mencapai level maksimum, QAnt mulai bocor saat level tegangan terlalu tinggi. Untuk menghindari level flux plasma melebihi batasan detektor, kapasitansi antena sengaja ditingkatkan dengan menambahkan kapasitor beban yang dapat mengurangi proporsi kapasitansi antena dalam total kapasitansi.
Komposisi kapasitansi pada struktur antena dengan kapasitor beban tambahan, yang dirancang untuk memodifikasi sensitivitas detektor PID. Di mana CP adalah kapasitansi parasit keseluruhan pada gate floating
Kedua level tegangan ambang serta level tegangan antena yang diproyeksikan saturasi pada pola dengan area antena yang meningkat
Gambar 6a menunjukkan struktur 2D detektor PID in-situ yang sebelumnya dilaporkan, dan tiga struktur untuk merealisasikan kapasitor tambahan disajikan. Mereka adalah kapasitor MOM, yang menggunakan area overlap yang lebih besar dari lapisan logam untuk meningkatkan total kapasitansi pada Gambar 6b, kapasitor STI, yang meningkatkan kapasitansi dengan menyesuaikan panjang gate logam pada Gambar 6c, dan kapasitor sidewall, yang menggunakan area overlap gate logam dan kontak untuk membentuk kapasitor tambahan Gambar 6d.
Ilustrasi potret lintang a detektor PID in-situ, dan yang dengan kapasitor beban tambahan yang direalisasikan oleh b MOM, c STI, dan d sidewall, masing-masing
Hasil Eksperimen dan Pembahasan
Gambar 7 membandingkan total kapasitansi versus rasio antena ketika berbagai jenis kapasitor beban ditambahkan. Total kapasitansi didominasi oleh kapasitansi antena ketika rasio antena lebih besar dari 1 K.
Perbandingan total kapasitansi versus rasio antena saat ketiga jenis kapasitor beban ditambahkan
Saat kapasitansi beban yang ditambahkan menjadi sebanding dengan kapasitansi antena, total kapasitansi dapat dipengaruhi oleh kapasitor beban. Karena jumlah maksimum muatan yang dikumpulkan oleh antena tetap; dengan meningkatkan total kapasitansi, ΔV diharapkan menurun, sesuai dengan ΔQ = CΔV. Oleh karena itu, sensitivitas rentang deteksi dapat ditekan, mencegah efek saturasi saat tingkat charging plasma melebihi batas aslinya. Karakteristik arus drain untuk perangkat dengan AR = 10 dengan berbagai kapasitor STI dibandingkan pada Gambar 8. Saat kapasitor beban yang lebih besar ditambahkan, persentase kapasitansi antena dalam total kapasitansi berkurang. Di bawah flux charging plasma yang sama, total muatan plasma setelah satu periode adalah proporsional terhadap area antena. Oleh karena itu, saat total kapasitansi meningkat, VAnt diharapkan menurun, yang memungkinkan deteksi tingkat flux plasma yang tinggi. Seperti yang ditunjukkan pada Gambar 8, pergeseran yang lebih kecil ditemukan pada kurva I–V untuk sampel dengan kapasitor beban tambahan.
Kurva I–V dari berbagai ukuran kapasitor STI dengan AR = 10. Saat kapasitansi eksternal lebih besar, kurva I–V lebih dekat dengan sel referensi
Box chart dari tegangan ambang yang diukur dari sampel dengan AR = 1 K dan berbagai ukuran kapasitor MOM, STI, dan Sidewall dibandingkan pada Gambar 9. Saat kapasitansi beban ditingkatkan, pergeseran tegangan ambang yang lebih sedikit diamati secara rata-rata. Dalam desain eksperimen, CL dengan struktur STI terlalu kecil untuk menunjukkan dampak dari tingkat charging. Perbandingan pada Gambar 10 menunjukkan bahwa tiga cara menambahkan kapasitor beban juga dapat secara efektif mengurangi rata-rata respons terhadap charging plasma. Kapasitor beban tambahan dapat dengan sukses memperluas rentang deteksi detektor PID, sementara sensitivitas detektor berkurang. Untuk mencapai deteksi rentang luas dari tingkat charging plasma, serangkaian detektor PID dengan berbagai level CL dapat dirancang dalam array 1-D untuk mendeteksi tingkat charging plasma baik di ujung tinggi maupun rendah.
Tegangan ambang yang diukur pada sampel dengan berbagai ukuran kapasitor MOM, STI dan Sidewall dibandingkan. Semua perangkat memiliki AR yang sama sebesar 1 K
Perbandingan rata-rata ΔVt versus CL yang diimplementasikan oleh ketiga jenis struktur kapasitor, di mana ΔVt didefinisikan sebagai perbedaan Vt antara sel detektor dan sel referensi. Data menunjukkan bahwa sensitivitas yang dikurangi dapat diperoleh seiring bertambahnya CL
Kesimpulan
Penelitian ini menyelidiki desain gate antena baru untuk memperluas rentang sensing tingkat charging plasma pada detektor monitoring PID. Dengan menambahkan kapasitor beban, tegangan gate antena yang tinggi yang tunduk pada kebocoran muatan dapat dicegah, yang memungkinkan tingkat charging yang lebih tinggi tercatat pada detektor PID. Desain inovatif ini secara efektif memperluas rentang deteksi tingkat charging plasma dalam proses BEOL CMOS canggih.
