Detektor luas dari efek pengisian yang diinduksi plasma untuk proses CMOS BEOL lanjutan
Abstrak
Karya ini mengusulkan detektor pengisian yang diinduksi plasma yang dimodifikasi (PID) untuk memperluas jangkauan deteksi, untuk memantau kemungkinan kerusakan plasma di seluruh wafer selama proses CMOS BEOL lanjutan. Desain antena baru untuk pola kerusakan yang diinduksi plasma dengan kapasitor diperpanjang diselidiki. Dengan mengadaptasi detektor PID baru, tingkat pengisian maksimum detektor telah ditingkatkan.
Pengantar
Dalam beberapa tahun terakhir, evolusi teknologi proses semikonduktor terus mengurangi dimensi kritis dalam sirkuit terpadu skala besar [1,2,3]. Proses logika FinFET yang canggih telah menjadi lebih kompleks untuk mewujudkan transistor yang lebih padat dalam chip Si multi-fungsi dan lebih kuat. Langkah etsa ion reaktif ditingkatkan oleh plasma [4, 5] menjadi tak terelakkan dalam proses skala nano canggih untuk mencapai struktur rasio aspek tinggi yang penting untuk sirkuit kepadatan kemasan tinggi [6]. Untuk node teknologi CMOS di luar 45 nm, gerbang transistor berubah dari gerbang poli-silikon konvensional dengan silikon dioksida menjadi tumpukan gerbang logam k tinggi [7, 8]. Perubahan ini membuat perangkat lebih rentan terhadap kerusakan akibat plasma dan dapat menyebabkan kerusakan laten tak terduga pada lapisan dielektrik k tinggi. [9]. Dalam proses pembuatan FinFET yang canggih, banyak langkah plasma RF seperti proses etsa, deposisi, dan pembersihan tidak dapat dihindari, yang menciptakan frekuensi yang lebih tinggi dari peristiwa pengisian yang diinduksi plasma [10]. Baik pengisian positif maupun negatif pada struktur logam dapat terjadi. Karena muatan ini mengalir melalui jalur konduktif yang terbuat dari garis logam yang sudah ada sebelumnya, melalui dan kontak, pemakaian yang tidak diinginkan melalui bagian sirkuit yang rentan, terutama melalui dielektrik gerbang transistor dapat menyebabkan masalah keandalan yang signifikan. Misalnya, pada langkah etsa kering, hamburan ion yang menimpa dan bahan tergagap pada permukaan reaksi menyebabkan lebih banyak cacat pada sirip curah [11, 12]. Untuk menghindari peristiwa pengisian plasma yang menyebabkan kerusakan permanen pada sirkuit, aturan desain yang membatasi ukuran struktur logam diberikan. Contoh lain untuk mengurangi PID termasuk menggunakan dioda pelindung, yang dapat mengalihkan arus pengisian plasma dari sirkuit sensitif [13]. Pengenalan oksida gerbang In-Situ Steam Generation (ISSG) dilaporkan meningkatkan toleransinya terhadap kerusakan plasma [14]. Selanjutnya, pemangkasan ruang dan modifikasi proses deposisi PECVD-Ti juga ditemukan untuk mengurangi kerusakan akibat plasma [15]. Namun, sebagian besar metode ini menghasilkan batasan yang tidak diinginkan pada fleksibilitas desain sirkuit atau pengorbanan pemrosesan.
Secara konvensional, pola uji on-wafer telah digunakan untuk memantau tingkat kerusakan yang diinduksi plasma (PID) [16]. Parameter yang paling umum dan banyak digunakan untuk memantau PID on-wafer adalah karakteristik time-to-breakdown (TDDB) dari gerbang transistor dengan struktur antena besar. Kerusakan laten pada dielektrik gerbang dapat diungkapkan dengan mengukur degradasi lapisan dielektrik gerbang di bawah uji tegangan atau tegangan arus. Oleh karena itu, pola-pola ini tidak dapat memberikan umpan balik real-time pada proses plasma [17]. Dalam karya kami sebelumnya, detektor efek pengisian yang diinduksi plasma on-wafer ditunjukkan dalam teknologi FinFET yang canggih. Detektor PID menggunakan struktur kopling kapasitif untuk menginduksi respon pada floating gate [18,19,20]. Oleh karena itu, tidak ada kerusakan pada lapisan dielektrik gerbang seperti yang terjadi pada detektor PID konvensional. Pada detektor baru ini, seseorang mengukur kurva I–V yang bergeser untuk mengetahui intensitas, durasi, dan juga polaritas muatan pada gerbang antena. Ditemukan bahwa detektor ini dapat mengalami efek saturasi karena intensitas plasma di lokasi perekaman tertentu melebihi tingkat kritis. Untuk memperluas jangkauan dinamis detektor PID, desain gerbang antena baru telah diselidiki dalam pekerjaan ini, di mana pelebaran rentang penginderaan berhasil ditunjukkan.
Metode
Skema 3D detektor plasma induced damage (PID) dengan kapasitor parasit yang terhubung ke node antena ditunjukkan pada Gambar 1a. Berbeda dengan struktur pemantauan PID, detektor ini menggunakan slot kontak yang panjang untuk menyambungkan tegangan antena pada floating gate. Foto penampang TEM ditunjukkan pada Gambar 1b. Seperti yang ditunjukkan pada gambar, slot kontak yang mengumpulkan muatan secara kapasitif digabungkan ke gerbang mengambang.
a Ilustrasi 3D dari detektor PID in-situ yang dilaporkan sebelumnya dan kapasitor antena disorot dalam struktur ini. b Foto TEM detektor PID, dengan panjang gerbang detektor ini 140 nm
Gambar 2 membandingkan distribusi tegangan ambang yang direkam dari detektor ini pada wafer 12 inci. Pergeseran tegangan ambang batas negatif menunjukkan bahwa muatan negatif dikumpulkan pada antena, menarik muatan positif ke gerbang mengambang, menghasilkan pergeseran tegangan ambang batas negatif. Ditemukan bahwa dengan bertambahnya area antena, peningkatan kapasitansi total menyebabkan penurunan tegangan antena secara keseluruhan, oleh karena itu, lebih kecil pergeseran Vt .
Rentang tegangan ambang sampel dengan ukuran antena yang berbeda, dan kapasitansi total yang sesuai pada antena
Di sini, pada Gambar. 3a, diagram alir yang menjelaskan prinsip operasi dasar detektor PID diuraikan. Sebagai muatan plasma (QSemut ) dikumpulkan di antena, potensi gerbang antena, VSemut , bervariasi. VSemut kemudian digabungkan ke gerbang mengambang (FG), mempromosikan tunneling elektron baik ke dalam atau keluar dari FG. Setelah proses plasma, Vt dari detektor ini dapat menjadi lebih negatif atau lebih positif berdasarkan polaritas QSemut . Vt dapat dihitung dengan model tunneling FN saat ini dengan parameter yang tercantum pada Gambar. 3b.
a Diagram alir dari muatan plasma (QSemut ) dikumpulkan di antena untuk menggeser Vt . Berdasarkan model tunneling FN, ΔVt dapat dihitung. b Daftar parameter beserta definisinya
Gambar 4 mengilustrasikan semua kemungkinan kapasitansi pada detektor PID berbasis FG. Dari Gbr. 5, ditemukan bahwa dengan bertambahnya area antena, Vt cenderung jenuh. Sebagai VSemut mencapai level maksimum, QSemut mulai bocor ketika level tegangan terlalu tinggi. Untuk menghindari tingkat fluks plasma melebihi batasan detektor, kapasitansi antena sengaja dinaikkan dengan menambahkan kapasitor pembebanan yang dapat mengurangi proporsi kapasitansi antena dalam kapasitansi total.
Komposisi kapasitansi pada struktur antena dengan kapasitor pembebanan tambahan, yang dirancang untuk mengubah sensitivitas detektor PID. Dimana CP adalah kapasitansi parasit keseluruhan pada gerbang apung
Baik tingkat tegangan ambang maupun tingkat tegangan antena yang diproyeksikan jenuh pada pola dengan area antena yang meningkat
Gambar 6a menunjukkan struktur 2D dari detektor PID in-situ yang dilaporkan sebelumnya, dan disajikan tiga struktur realisasi kapasitor tambahan. Mereka adalah kapasitor MOM, yang menggunakan area tumpang tindih yang lebih besar dari lapisan logam untuk meningkatkan kapasitansi total pada Gambar 6b, kapasitor STI, yang meningkatkan kapasitansi dengan menyesuaikan panjang gerbang logam pada Gambar 6c, dan kapasitor dinding samping, yang menggunakan area tumpang tindih gerbang logam dan kontak untuk membentuk kapasitor tambahan Gambar. 6d.
Ilustrasi penampang a detektor PID in-situ, dan detektor dengan kapasitor tambahan pembebanan yang direalisasikan oleh b IBU, c IMS, dan d dinding samping, masing-masing
Hasil dan diskusi eksperimental
Gambar 7 membandingkan kapasitansi total versus rasio antena saat berbagai jenis kapasitor pembebanan ditambahkan. Total kapasitansi didominasi oleh kapasitansi antena saat rasio antena lebih besar dari 1 K.
Perbandingan kapasitansi total versus rasio antena saat tiga jenis kapasitor pemuatan ditambahkan
Ketika kapasitansi pembebanan yang ditambahkan menjadi sebanding dengan kapasitansi antena, kapasitansi total kemudian dapat dipengaruhi oleh kapasitor pembebanan. Karena jumlah maksimum muatan yang dikumpulkan oleh antena adalah tetap; dengan meningkatkan kapasitansi total, V diperkirakan menurun, menurut Q = CV . Dengan demikian, sensitivitas rentang deteksi dapat ditekan, mencegah efek saturasi ketika tingkat pengisian plasma melebihi batas aslinya. Karakteristik arus pengurasan untuk perangkat AR = 10 dengan kapasitor STI yang berbeda dibandingkan pada Gambar 8. Jika kapasitor pembebanan yang lebih besar ditambahkan, persentase kapasitansi antena dalam kapasitansi total berkurang. Di bawah fluks pengisian plasma yang sama, total muatan plasma setelah satu periode sebanding dengan luas antena. Oleh karena itu, ketika kapasitansi keseluruhan meningkat, VSemut diharapkan akan diturunkan, memungkinkan untuk mendeteksi tingkat fluks plasma yang tinggi. Seperti yang ditunjukkan pada Gambar. 8, pergeseran yang lebih kecil ditemukan pada kurva I–V untuk sampel dengan kapasitor pembebanan tambahan.
Kurva I–V dari berbagai ukuran kapasitor STI dengan AR = 10. Ketika kapasitansi eksternal lebih besar, kurva I–V lebih dekat dengan sel referensi
Bagan kotak tegangan ambang yang diukur dari sampel dengan AR = 1 K dan berbagai ukuran kapasitor MOM, STI, dan Dinding Samping dibandingkan pada Gambar. 9 Ketika kapasitansi pembebanan dinaikkan, rata-rata pergeseran tegangan ambang yang diamati lebih sedikit. Dalam desain eksperimental, CL oleh struktur IMS terlalu kecil untuk menunjukkan dampak tingkat pengisian. Perbandingan pada Gambar 10 menunjukkan bahwa tiga cara menambahkan kapasitor pembebanan juga dapat secara efektif mengurangi respons rata-rata terhadap pengisian plasma. Kapasitor pembebanan tambahan dapat berhasil memperluas jangkauan deteksi detektor PID, sementara sensitivitas detektor berkurang. Untuk mencapai deteksi rentang tingkat pengisian plasma, serangkaian detektor PID dengan tingkat C yang berbeda L dapat dirancang dalam larik 1-D untuk mendeteksi tingkat pengisian daya plasma pada perangkat kelas atas dan bawah.
Tegangan ambang yang diukur pada sampel dengan ukuran kapasitor MOM, STI dan Sidewall yang berbeda dibandingkan. Semua perangkat memiliki AR yang sama sebesar 1 K
Perbandingan rata-rata Vt versus CL diimplementasikan oleh tiga jenis struktur kapasitor, di mana Vt didefinisikan sebagai Vt perbedaan antara sel detektor dan sel referensi. Data menunjukkan bahwa sensitivitas yang berkurang dapat diperoleh sebagai CL meningkat
Kesimpulan
Studi ini menyelidiki desain gerbang antena baru untuk memperluas jangkauan penginderaan tingkat pengisian yang diinduksi plasma pada detektor pemantauan PID. Dengan menambahkan kapasitor pemuatan, tegangan gerbang antena tinggi yang dapat menyebabkan kebocoran muatan dapat dicegah, memungkinkan tingkat pengisian yang lebih tinggi untuk didaftarkan pada detektor PID. Desain baru ini secara efektif memperluas jangkauan deteksi tingkat pengisian plasma dalam proses CMOS BEOL yang canggih.
