Peningkatan Kinerja Perangkat TFT a-IGZO Menggunakan Proses Antarmuka Bersih melalui Etch-Stopper Nano-layers
Abstrak
Untuk mengatasi hambatan teknologi dan ekonomi backplane display berbasis indium-gallium-seng-oksida (a-IGZO) amorf untuk produksi industri, proses clean etch-stopper (CL-ES) dikembangkan untuk membuat produk tipis berbasis a-IGZO. transistor film (TFT) dengan keseragaman dan reproduktifitas yang lebih baik pada substrat kaca generasi ke-8.5 (2200 mm × 2500 mm). Dibandingkan dengan TFT berbasis a-IGZO dengan struktur back-channel-etched (BCE), lapisan nano ES yang baru terbentuk (~ 100 nm) dan etsa simultan dari lapisan nano a-IGZO (30 nm) dan pengurasan sumber lapisan elektroda pertama kali diperkenalkan ke perangkat TFT berbasis a-IGZO dengan struktur CL-ES untuk meningkatkan keseragaman dan stabilitas perangkat untuk tampilan area besar. Mobilitas elektron saturasi 8,05 cm
2
/V s dan Vth keseragaman 0,72 V diwujudkan pada perangkat TFT berbasis a-IGZO dengan struktur CL-ES. Dalam pengujian keandalan tegangan iluminasi suhu bias negatif dan tegangan termal bias positif di bawah bias a ± 30 V selama 3600 d, pengukuran Vth pergeseran perangkat berstruktur CL-ES menurun secara signifikan menjadi 0,51 dan + 1,94 V, yang jauh lebih rendah daripada perangkat berstruktur BCE (− 3,88 V, + 5,58 V). Performa listrik perangkat TFT berbasis a-IGZO dengan struktur CL-ES menyiratkan bahwa transfer ekonomi dari proses TFT berbasis silikon ke proses berbasis semikonduktor oksida logam untuk fabrikasi LCD sangat mungkin dilakukan.
Latar Belakang
Bagian belakang transistor film tipis (TFT) dengan resolusi lebih tinggi dan ukuran panel lebih besar sangat diinginkan dalam industri tampilan bidang datar. Bahan semikonduktor dengan mobilitas elektron yang tinggi sangat penting untuk meningkatkan kinerja backplane TFT. Secara khusus, backplane TFT berbasis semikonduktor oksida logam dianggap sebagai kandidat yang menjanjikan untuk mengatasi keterbatasan backplane TFT berbasis silikon dalam hal fleksibilitas mekanik dan mobilitas elektron [1,2,3,4]. Meskipun backplane TFT berbasis semikonduktor oksida logam menunjukkan sifat yang menjanjikan, metode proses dengan proses berbiaya rendah untuk kedua deposisi skala besar untuk aplikasi industri masih diperlukan [5].
Indium-gallium-seng-oksida (a-IGZO) amorf adalah semikonduktor oksida logam yang sangat baik dengan mobilitas elektron saturasi tinggi (~ 5–10 cm
2
/V s) dan arus tidak aktif yang rendah (< 10 pA) [6,7,8,9,10]. Metode produksi industri yang umum untuk backplane TFT berbasis a-Si:H adalah proses lima-mask-belakang-saluran-etsa (BCE). Namun, film nano a-IGZO memiliki ketahanan kimia yang sangat rendah terhadap etsa tipikal yang saat ini digunakan dalam proses BCE. Khususnya, nano-film a-IGZO akan tergores sempurna dalam beberapa detik ketika terkena Al etsa yang terdiri dari asam fosfat, asam nitrat, dan asam asetat [11,12,13]. Pengetsaan cepat yang tidak terkendali ini menghalangi adopsi proses BCE untuk backplane TFT berbasis a-IGZO. Untuk memanfaatkan a-IGZO pada backplane berstruktur BCE, telah dikembangkan teknologi pengkabelan Cu, sebagai etsa yang digunakan dalam proses pengkabelan Cu, yang didasarkan pada H2 O2 , jauh lebih lembut untuk nano-film a-IGZO daripada yang digunakan dalam kabel Al [11, 13]. Sayangnya, film nano a-IGZO masih rusak selama proses pengkabelan Cu bahkan ketika etsa yang lebih ringan digunakan. Bahkan etsa yang lebih ringan menyebabkan kerusakan pada permukaan film nano a-IGZO yang membentuk saluran belakang perangkat TFT. Kerusakan ini menyebabkan keruntuhan dalam rasio komposisi molekul stoikiometrik di dekat permukaan film nano a-IGZO, yang mengarah pada peningkatan keseragaman dalam tampilan area besar dan keandalan perangkat TFT. Sampai saat ini, proses konvensional six-mask-etch-stopper (CV-ES) dikembangkan untuk membuat backplane TFT berbasis a-IGZO dengan struktur etch-stopper-layer (ESL) [14, 15]. Namun, proses ES enam topeng ini dapat menyebabkan kelayakan ekonomi yang negatif. Selain itu, peningkatan jumlah lapisan film tipis ini akan meningkatkan area tumpang tindih antar lapisan dan mengakibatkan peningkatan kapasitansi parasit dan penurunan rasio pembukaan [16,17,18]. Meskipun proses ES lima topeng yang menghasilkan backplane TFT menggunakan teknologi half-tone dan lift-off telah dilaporkan baru-baru ini, proses ini tidak dapat diakses untuk produksi backplane TFT berbasis a-IGZO, karena permukaan lapisan aktifnya masih terpapar memproses bahan kimia seperti stripper dan photoresist pada langkah terakhir, yang dapat menyebabkan kontaminasi yang cukup besar pada a-IGZO, sehingga mengurangi kualitas perangkat dan hasil produksi [19,20,21]. Oleh karena itu, metode produksi industri untuk backplane TFT berbasis a-IGZO dengan keseragaman dan stabilitas yang tinggi tetap menjadi tantangan.
Dalam makalah ini, kami mengusulkan proses ES lima topeng bersih (CL-ES) melalui pengenalan ESL untuk fabrikasi backplane TFT berbasis a-IGZO. Proses CL-ES yang baru dikembangkan ini sangat kompatibel dengan proses yang ada untuk perangkat BCE. Proses CL-ES ini dirancang untuk memiliki topeng yang sama dengan proses BCE, yang memastikan hilangnya produktivitas yang dapat diabaikan dari FAB backplane AM-LCD TFT yang ada. Backplane berbasis a-IGZO yang diproduksi menggunakan proses CL-ES deposit gate insulator, IGZO nano-layer, dan ES nano-layer secara berurutan, kemudian membentuk topeng ESL baru melalui metode dry-etch. Hal ini dapat mencegah kontaminasi lapisan nano a-IGZO dan antarmukanya dari etsa, stripper, dan pelarut. Masker nano yang baru terbentuk ini membantu meningkatkan keseragaman dan stabilitas perangkat TFT. Dibandingkan dengan perangkat berstruktur BCE konvensional, perangkat berbasis a-IGZO dengan struktur CL-ES menunjukkan kinerja listrik yang lebih baik, yaitu mobilitas elektron saturasi yang lebih tinggi, rasio pembukaan yang tinggi, dan konsumsi daya yang rendah.
Metode/Eksperimental
Fabrikasi Backplane TFT berbasis a-IGZO
Backplane TFT berbasis a-IGZO dengan struktur ES yang dibuat melalui proses CL-ES adalah sebagai berikut (Gbr. 1).
(Warna online) Skema a CL-ES, b SM, dan c Proses CV-ES
Pertama, lapisan ganda (Mo/Cu:30 nm/250 nm) digunakan untuk elektroda gerbang karena memiliki resistivitas yang cukup rendah. Kemudian, isolator gerbang silikon nitrida (SiNx)/silikon oksida (SiOx) (300 nm/100 nm), diendapkan dengan metode plasma-enhanced chemical vapor deposition (PECVD). Film SiNx ini dirancang untuk mencegah oksidasi logam Cu dan difusi ion Cu ke dalam isolator gerbang. Selanjutnya, film tipis SiOx diendapkan. Kondisi pengendapan film PECVD SiOx adalah daya RF 17 KW, tekanan 1000 mTorr, 1:55 SiH4 /N2 Rasio gas O, dan suhu 350 °C. Kemudian, film nano a-IGZO diendapkan hingga 30 nm menggunakan sputter magnetron putar dc. Target memiliki diameter 171 mm sedangkan komposisinya In2 O3 :Ga2 O3 :ZnO = 1:1:1 mol%. Parameter sputtering untuk film nano a-IGZO adalah tekanan dasar sistem 5~ 9 × 10
−7
Torr, daya sputtering rf 10 KW, tekanan sputtering 5-mTorr Ar/O2 campuran gas (85% Ar-15% O2 ). Temperatur pengendapan pada kondisi kamar. Film a-IGZO yang diproduksi dianil pada 330 °C selama 1 jam di lingkungan udara kering yang bersih.
Kedua, etsa-stopper (ES) nano-layer (SiOx) diendapkan menggunakan metode PECVD. Lapisan nano ES secara bersamaan disimpan untuk mencegah kontaminasi pada lapisan a-IGZO. Seperti pada proses BCE, tidak ada lapisan pelindung untuk film nano a-IGZO sebelum proses pola elektroda S/D, kontaminasi permukaan, dan kerusakan pada film nano a-IGZO oleh etsa S/D saat membentuk saluran TFT tidak dapat dihindari. Lapisan nano ES dalam proses CL-ES dapat secara efektif melindungi saluran TFT dari kontaminasi dan kerusakan eksternal. Lapisan nano ES diendapkan hingga ketebalan 100 nm. Kondisi pengendapan film tipis SiOx adalah daya RF 17 KW, tekanan 1000 mTorr, 1:66 SiH4 /N2 Rasio gas O, dan suhu 240 °C. Masker nano ES yang dihasilkan digores dengan etsa dan pola kering. Selama proses etsa, CF4 dan O2 gas dipasok dengan kecepatan 2000 sccm/800 sccm.
Ketiga, Mo/Cu/Mo juga digunakan untuk elektroda S/D. Untuk memilih elektroda S/D dari a-IGZO TFT, perbedaan fungsi kerja antara logam dan a-IGZO dianggap membentuk kontak Ohmik dan material dengan resistivitas rendah. Seperti yang dijelaskan dalam proses penghenti-pengetsa, selama pemolaan topeng-nano ES, film-nano a-IGZO, yang tidak dilindungi oleh lapisan penutup-pengetsa, sudah dilakukan dengan dibombardir dengan CF4 plasma. Oleh karena itu, kontak Ohmik terbentuk secara alami dengan Mo/Cu/Mo [22]. Lapisan S/D diendapkan dengan ketebalan 30 nm/300 nm/30 nm dengan kondisi sputtering yang sama dengan elektroda gerbang. Selain itu, lapisan film multi-tipis Mo/Cu/Mo dan a-IGZO digores secara batch menggunakan “H2 O2 berbasis Cu etsa yang mengandung aditif fluorida” untuk melengkapi elektroda S/D. Penambahan 30 nm Mo di atas Cu dibentuk untuk mencegah oksidasi permukaan Cu oleh film pasivasi (SiOx) pada proses selanjutnya dan untuk mencegah kerusakan plasma permukaan Cu, selama etsa kering untuk pembentukan lubang pasivasi.
Keempat, film pasivasi yang dibagi menjadi dua jenis film tipis, diendapkan dengan metode PECVD. Pasifasi pertama dibuat dari film tipis SiOx. Film tipis memiliki ketebalan 250 nm. Pasifasi kedua berupa film tipis SiNx. Ketebalan film tipis adalah 200 nm.
Kelima, sebagai elektroda piksel, digunakan film indium tin oxide (ITO), yang paling umum digunakan dalam industri tampilan. Film ITO memiliki tebal 40 nm, dan sputtering dc digunakan untuk deposisi. Kemudian dilakukan final annealing di lingkungan udara kering bersih pada suhu 230 °C selama 1 jam menggunakan oven udara panas. Karakteristik kelistrikan TFT a-IGZO yang diproduksi diukur menggunakan Sistem Uji Parametrik Keysight 4082A. Proses ini akan mendapatkan jumlah masker yang sama (standar produk TN:lima masker) seperti proses BCE, yang banyak digunakan dalam pembuatan massal.
Sebagai perbandingan, backplane TFT berbasis a-IGZO dengan struktur BCE dibuat melalui proses BCE.
Karakterisasi
Pengukuran I-V TFT dilakukan pada suhu kamar menggunakan penganalisis karakteristik semikonduktor. Kondisi analisis untuk mengevaluasi stabilitas TFT di bawah tegangan iluminasi suhu bias gerbang negatif (NBTIS) adalah sebagai berikut. Vgs dan Vds masing-masing ditetapkan pada 30 dan 15 V, dan suhu substrat dijaga pada 60 °C. Pencahayaan untuk NBITS disetel pada 5000 cd/m
2
. Durasi stres untuk evaluasi berlanjut selama 3600 detik [23]. Tegangan termal bias gerbang positif (PBTS) diuji pada Vgs dari 30 V dan Vds 15 V, dan suhu substrat disetel pada 60 °C. Durasi stres untuk evaluasi berlanjut selama 3600 detik [24].
Hasil dan Diskusi
TFT berbasis a-IGZO yang dibuat melalui proses CL-ES menunjukkan nomor topeng yang sama dengan proses BCE (Gbr. 1). Dibandingkan dengan TFT berbasis a-IGZO dengan struktur BCE, TFT berbasis a-IGZO dengan struktur CL-ES menunjukkan dua keunggulan:(1) backplane berbasis a-IGZO yang diproduksi menggunakan proses CL-ES deposit gate insulator, a-IGZO nano -layer, dan ES nano-layer secara berurutan, kemudian membentuk nano-mask ESL melalui metode dry-etch. Masker nano ESL yang baru dibentuk dengan 100 nm ini dapat mencegah paparan film nano a-IGZO ke etsa, stripper, atau photoresist. Oleh karena itu, kontaminasi pada antarmuka antar-lapisan dapat dicegah secara efektif [25]. (2) Pada saat yang sama, film nano a-IGZO tidak dilindungi oleh lapisan ES tetapi dibombardir oleh CF4 plasma selama pembentukan topeng nano ESL, sehingga menjadi konduktor. Ini secara alami membentuk kontak Ohmik antara elektroda S/D dari proses berikut dan semikonduktor a-IGZO. Untuk bagian lain, etsa simultan lapisan nano S/D dan a-IGZO dapat menjadi salah satu penyisihan overlay lapisan ESL-(a-IGZO+S/D metallization), yang dapat mengurangi kesalahan proses dua overlay a- Lapisan metalisasi IGZO-ESL dan ES-S/D dalam proses ESL konvensional (Gbr. 2). Jumlah overlay lapisan a-IGZO, ES, dan S/D berkurang, yang mengakibatkan penurunan ukuran perangkat TFT yang menurunkan kapasitansi parasit. Struktur planar hasil mirip dengan struktur SM (Gbr. 3a, b).
(Warna online) Skema metode pembentukan simultan untuk saluran TFT dan elektroda S/D dalam proses CL-ES. a Langkah pertama yang membentuk elektroda gerbang. b Langkah kedua yang membentuk lapisan etch-stopper. c Langkah ketiga yang membentuk pola foto S/D. d Langkah keempat yang membentuk elektroda S/D dan pola aktif
(Warna online) gambar SEM dari a-IGZO TFT (a , b Pandangan atas; c , d tampak samping) dengan struktur CL-ES (a , c ) dan struktur SM (b , d )
Gambar 3 menunjukkan gambar SEM dari TFT berbasis a-IGZO dengan struktur CL-ES (Gbr. 3a, c) dan struktur BCE (Gbr. 3b, d). Dari tampilan atas, sulit untuk mengidentifikasi perbedaan antara struktur CL-ES dan struktur BCE (Gbr. 3a, b). Dari tampilan samping, lapisan nano ES dapat ditemukan di antara lapisan nano a-IGZO dan lapisan elektroda S/D dalam struktur CL-ES (Gbr. 3c). Sementara itu, lapisan pasif dapat ditemukan di atas lapisan nano a-IGZO dalam struktur BCE (Gbr. 3d). Dalam proses CL-ES yang disajikan, lapisan nano a-IGZO dengan ketebalan 30 nm diendapkan. Selain itu, kerusakan selama etsa basah dapat diabaikan. Untuk proses BCE, lapisan nano a-IGZO 70 nm diendapkan, karena lapisan a-IGZO membutuhkan kompensasi untuk kehilangan etsa. Perbedaan antara ketebalan lapisan nano a-IGZO dalam struktur CL-ES dan BCE dapat diamati pada gambar SEM (Gbr. 3c, d).
Karakteristik IV dari TFT berbasis a-IGZO dengan struktur CL-ES dan struktur BCE dibandingkan (Gbr. 4). Mobilitas elektron saturasi, tegangan ambang, nilai ayunan tegangan subambang (SS), dan nilai karakteristik lainnya dirangkum dalam Tabel 1. Perhatikan bahwa nilai yang dirangkum dalam Tabel 1 adalah jumlah rata-rata yang diturunkan dari pusat dan tepi substrat kaca generasi 8,5 . TFT berbasis a-IGZO dengan struktur CL-ES mewujudkan Vth 0,8 V, nilai SS 0,18 V/des, dan mobilitas elektron saturasi 8,05 cm
2
/V s. Dalam TFT berbasis a-IGZO dengan struktur BCE, hasil yang sesuai adalah Vth + 0,5 V, nilai SS 0,77 V/des, dan mobilitas elektron saturasi 6,03 cm
2
/V s. Dibandingkan dengan struktur BCE, struktur CL-ES menunjukkan kinerja perangkat yang lebih baik. Namun, karakteristik arus dari perangkat TFT berbasis a-IGZO dengan struktur CL-ES lebih rendah dibandingkan dengan perangkat berstruktur BCE. Hal ini disebabkan oleh fakta bahwa struktur saluran TFT berbeda dalam struktur CL-ES dan BCE. Umumnya panjang saluran TFT berstruktur BCE adalah jarak antara elektroda logam S/D, dan panjang saluran yang diukur dalam penelitian ini adalah 5 um [21]. Dalam struktur CL-ES, elektroda bersentuhan dengan film nano a-IGZO yang diregangkan di sisi topeng nano ESL. Oleh karena itu, panjang saluran ditentukan oleh jarak antara a-IGZO yang ditentukan pada sisi penghenti etsa, tetapi tidak ditentukan oleh jarak antara elektroda. Panjang saluran perangkat struktur CL-ES saat ini diukur menjadi 10 um.
(Warna online) Perbandingan karakteristik IV TFT a-IGZO dengan struktur CL-ES dan BCE di tengah (a ) dan tepi (b ) dari substrat kaca generasi 8,5
Seperti yang ditunjukkan pada Tabel 1, nilai terukur dari Ipada /Akunonaktif rasio (~ 10
6
, lihat Tabel 1) kira-kira 10 kali lebih kecil dari nilai biasanya (> 10
7
) dari TFT berbasis a-IGZO. Pasalnya, alat ukur yang digunakan di sini adalah untuk produksi massal generasi 8.5. Kabel panjang diperlukan untuk pengukuran ini, karena ukuran peralatan industri besar. Kabel panjang menghasilkan peningkatan kebisingan pengukuran. Dalam pengujian keandalan berikut, peralatan pengukuran skala kecil digunakan, dan perangkat TFT individu digunakan sebagai spesimen untuk pengukuran. Dengan cara ini, pengukuran Ipada /Akunonaktif rasio semuanya di atas 10
7
(lihat di bawah).
Proses CL-ES dirancang dengan hati-hati untuk mencegah lapisan saluran a-IGZO terkena etsa, photoresist, atau stripper. Selama proses yang menghasilkan proses CL-ES, isolator gerbang, lapisan nano a-IGZO, dan lapisan nano ES, setiap antarmuka antar lapisan hanya bersentuhan dengan air DI untuk tujuan pembersihan. Oleh karena itu, kontaminasi kimia dapat diabaikan pada lapisan isolator dan lapisan nano a-IGZO [25, 26]. Namun, proses BCE tidak hanya memaparkan lapisan saluran ke bahan kimia tetapi juga melibatkan kontaminasi difusi ion Cu, karena saluran a-IGZO terpapar langsung dengan logam Cu. Ini juga dihindari pada perangkat dengan struktur CL-ES. Wilayah saluran film nano a-IGZO dilindungi dengan baik oleh masker nano ESL. Kontaminasi kimia yang rendah dalam proses CL-ES dapat menyebabkan kepadatan perangkap pembawa yang rendah pada antarmuka antara lapisan nano a-IGZO dan lapisan isolator, sehingga menghasilkan nilai SS yang sangat baik. Kontaminasi kimiawi yang rendah pada perangkat TFT berbasis a-IGZO melalui proses CL-ES ini juga membantu meningkatkan keseragaman dan reproduktifitas TFT a-IGZO, yang sangat penting dalam produksi industri [27, 28].
Gambar 5 menunjukkan karakteristik IV terukur dari TFT dengan struktur CL-ES dan struktur BCE yang diturunkan dari 42 titik pengukuran pada substrat generasi 8,5. TFT berbasis a-IGZO dengan struktur CL-ES memiliki Vth kisaran 0,72 V, sedangkan perangkat berstruktur BCE adalah 2,14 V (Tabel 1). Dengan kata lain, keseragaman kinerja perangkat ditingkatkan secara signifikan oleh struktur CL-ES.
(Warna online) a struktur CL-ES. b Karakteristik transfer TFT IV struktur BCE. c 42 titik pengukuran. d foto TFT. Semua diukur pada substrat generasi 8,5
Gambar 6a, b masing-masing menunjukkan pergeseran karakteristik IV perangkat berstruktur CL-ES dan perangkat berstruktur BCE yang diperoleh dalam pengujian NBTIS. Hasil pengujian NBTIS dirangkum dalam Tabel 2. Di bawah kondisi stres yang dijelaskan dalam Tabel 2, Vth pergeseran perangkat berstruktur CL-ES dan perangkat berstruktur BCE masing-masing adalah 0,51 dan 3,88 V. Selain itu, pergeseran saat ini, pergeseran off-saat ini, dan varians nilai SS dari perangkat terstruktur CL-ES semuanya lebih rendah daripada perangkat terstruktur BCE (Tabel 2); ini karena perangkat berbasis a-IGZO dengan struktur CL-ES dapat secara efektif mencegah kontaminasi a-IGZO dan menurunkan kepadatan perangkap pembawa saluran TFT a-IGZO. Khususnya, saat melihat hasil dari tekanan 1000 d pertama, tidak ada perubahan nilai SS yang diamati pada perangkat berstruktur CL-ES. Fenomena ini sebanding dengan peningkatan 0,16 V/des dalam nilai SS perangkat berstruktur BCE, karena menunjukkan bahwa situs cacat, yang dapat membentuk perangkap pembawa pada permukaan film nano a-IGZO yang merupakan saluran belakang TFT CL-ES, juga tidak disebabkan oleh tegangan listrik dan penerangan. Hasil ini sepenuhnya membuktikan bahwa perangkat berstruktur CL-ES jauh lebih stabil daripada perangkat berstruktur BCE. Gambar 6c, d menunjukkan pergeseran kurva IV TFT berstruktur CL-ES dan BCE yang diperoleh dari pengujian PBTS. Hasil pengujian PBTS yang terperinci dirangkum dalam Tabel 3. Baik TFT berstruktur CL-ES maupun TFT berstruktur BCE mengalami penurunan arus ion selama evaluasi PBTS. Hal ini disebabkan oleh pergeseran Vth ke arah positif. Selama evaluasi PBTS, rasio arus ion sisa [(ion terakhir/ion awal) × 100] dari TFT berstruktur CL-ES dengan V yang relatif lebih kecil th pergeseran positif (+ 1,94 V) berada di level 88,2%. Jika dibandingkan dengan rasio arus sisa ion TFT berstruktur BCE sebesar 41,3%, TFT berstruktur CL-ES secara signifikan lebih unggul. Hal ini menunjukkan perbedaan kapasitas yang penting selama perancangan rangkaian gate drive on array (GOA). Berbeda dengan NBTIS, nilai SS pada TFT berstruktur CL-ES tidak memiliki variasi yang signifikan ((∆SS 0,06 V/des), atau justru menurun (∆SS 0,86) seperti pada TFT berstruktur BCE. pembawa, terakumulasi di ruang dalam dan antarmuka antara isolator gerbang dan film nano a-IGZO oleh bias gerbang positif, mengisi situs perangkap pembawa pada tahap awal, menyebabkan penurunan fenomena perangkap pembawa.Selain itu, fenomena pergeseran tegangan ambang terjadi oleh muatan pembawa terperangkap di dekat antarmuka antara isolator gerbang dan film nano a-IGZO. Pergeseran tegangan ambang batas kecil dari TFT berstruktur CL-ES menunjukkan bahwa antarmuka dan ruang dalam a-IGZO sangat bersih. Kesimpulannya, pengujian PBTS juga menunjukkan bahwa struktur dan proses CL-ES menghasilkan keandalan perangkat yang lebih baik.
(Warna online) pergeseran karakteristik transfer IV CL-ES (a , c ) dan SM (b , d ) TFT diperoleh dari NBITS (a , b ) dan pengujian PBTS (c , d )
Kesimpulan
Sebagai kesimpulan, proses CL-ES yang baru dikembangkan telah berhasil dikembangkan untuk membuat backplane TFT berbasis a-IGZO dengan lima topeng untuk tampilan lanjutan. Proses CL-ES memiliki keunggulan struktur lapisan penutup-etsa sambil mempertahankan jumlah masker yang sama dan area perangkat yang serupa dengan proses BCE, yang mengatasi masalah peningkatan jumlah masker dan area yang ditempati pada perangkat TFT penahan-etsa konvensional. . Masker nano ESL yang baru dibentuk dan etsa simultan lapisan nano a-IGZO dan lapisan nano elektroda S/D memungkinkan keseragaman dan stabilitas perangkat yang tinggi untuk tampilan area luas. Sehubungan dengan kinerja listrik, reproduktifitas dan keandalan kinerja perangkat TFT berbasis a-IGZO dengan struktur CL-ES jauh lebih baik daripada perangkat berstruktur BCE. Perangkat TFT berbasis a-IGZO memiliki Vth distribusi lebih dari 42 titik pengukuran TFT pada substrat kaca generasi 8,5 0,72 V, mobilitas elektron saturasi 8,05 cm
2
/V s, dan nilai SS 0,18 V/des. Menurut hasil evaluasi reliabilitas yang diperoleh dari NBTIS dan PBTS, Vth varians sebelum dan sesudah stres TFT berbasis CL-ES a-IGZO adalah 0,51 dan 1,94 V setelah 3600 s stres, masing-masing. Varian nilai SS adalah 0,33 dan 0,06 V/des. Oleh karena itu, dengan mengatasi hambatan teknologi dan ekonomi, teknik CL-ES yang disajikan akan membuka jalan bagi produk layar panel besar dan resolusi tinggi generasi berikutnya.
