Optimasi Multilayer Si/SiGe Dotasi Fosfor untuk Transistor Gate-All-Around Vertikal Berkinerja Tinggi
Abstrak
Transistor field-effect gate-all-around vertikal (vGAAFET) dianggap sebagai calon potensial untuk menggantikan FinFET dalam teknologi manufaktur sirkuit terpadu lanjutan pada node teknologi 3 nm dan di bawahnya. Multilayer (ML) Si/SiGe/Si biasanya ditumbuhkan dan diproses untuk membentuk transistor vertikal. Dalam penelitian ini, incorporasi P dalam Si/SiGe/Si dan penggilingan vertikal dari ML ini diikuti oleh penggilingan selektif SiGe dalam arah lateral untuk membentuk struktur untuk vGAAFET telah ditelidiki. Beberapa strategi diusulkan untuk epitaksi seperti pembersihan hidrogen untuk mengurangi akses atom P pada permukaan Si, dan/atau memasukkan spasi Si atau Si0.93Ge0.07 di kedua sisi lapisan Si yang di-dope P, dan mengganti SiH4 dengan SiH2Cl2 (DCS). Hasil eksperimental menunjukkan bahwa segregasi dan auto-doping juga dapat diurangi dengan menambahkan 7% Ge ke Si yang di-dope P. Struktur memiliki kualitas jaring yang baik dan hampir tidak ada relaksasi tekanan. Penggilingan selektif antara Si yang di-dope P (atau Si0.93Ge0.07 yang di-dope P) dan SiGe juga dibahas dengan menggunakan penggilingan basah dan kering. Performa dan selektivitas berbagai metode penggilingan juga dibandingkan. Kertas ini memberikan pengetahuan tentang cara menangani tantangan atau kesulitan epitaksi dan penggilingan lapisan tipe-n dalam struktur vGAAFET vertikal.
Pendahuluan
Seiring dengan skala komplementer metal oksida semiconductor (CMOS) mencapai batas fisiknya, efek saluran pendek secara signifikan melemahkan performa transistor. Solusi untuk masalah ini adalah desain transistor baru, misalnya GAAFET (transistor field-effect gate-all-around), yang juga dianggap sebagai calon yang paling menjanjikan untuk transistor skala nano hingga node teknologi 3 nm [1,2,3,4,5,6]. Nanowires/nanosheets lateral dan vertikal adalah struktur utama menurut Peta Jalan Internasional untuk Perangkat dan Sistem (IRDS) 2020 untuk menggantikan FinFETs [7]. vGAAFET (atau vGAAFETs) memiliki fleksibilitas desain bebas pada panjang gate dan memiliki potensi besar untuk meningkatkan kepadatan integrasi [4, 8]. Ada dua kategori utama untuk mengimplementasikan struktur nanowire vertikal: bottom-up dan top-down. Metode bottom-up memperkenalkan katalis logam, yang dapat menyebabkan masalah kompatibilitas proses [9, 10]. Metode top-down adalah aliran utama di industri karena kontrolnya yang lebih baik pada konfigurasi nanowire dan kompatibilitasnya dengan FinFET [4, 11,12,13,14]. Metode top-down untuk memproduksi vGAAFET menarik perhatian yang besar. Self-alignment gate dengan kontrol panjang gate yang akurat adalah masalah krusial [15, 16]. Untuk mencapai kontrol panjang gate efektif yang lebih baik atau mengurangi variasi, panjang gate dapat ditentukan terutama oleh ketebalan materi saluran yang tumbuh epitaksial pada permukaan datar bawah, seperti Si/SiGe/Si, dan SiGe adalah materi saluran [17,18,19,20]. Selain itu, tantangan integrasi krusial lainnya terletak pada dotasi antara saluran dan wilayah S/D [16, 20, 21], terutama dengan kontrol juncsi tajam [20]. Dibandingkan proses implantasi sumber/drain tradisional, proses epitaksi menyederhanakan proses pembuatan, mengurangi kerusakan permukaan, dan mencapai profil dotasi yang seragam. Namun, struktur sandwich Si yang di-dope P/SiGe/Si yang di-dope P sulit ditumbuhkan epitaksial karena fenomena segregasi, auto-doping dan out-diffusion dari dotan tipe-n yang paling umum, fosfor [22, 23], arsenik [24, 25], dan/atau antimoni [26, 27] di antarmuka Si/SiGe dalam sistem depo uap kimia (CVD). Oleh karena itu, atom donor yang segregasi berkumpul di antarmuka Si/SiGe dan lapisan SiGe akan di-dope, yang dapat menurunkan performa transistor dengan kebocoran yang tinggi.
Salah satu strategi untuk menghambat segregasi dotan adalah dengan menerapkan suhu pertumbuhan yang sangat rendah. Ada serangkaian laporan yang berusaha untuk tumbuh dotasi tipe-n dengan epitaksi tangkai molekular (MBE) [28]; sementara, metode ini belum diterapkan untuk CVD. Peralatan MBE sebagian besar desain satu chip, membutuhkan vakum tinggi dan throughput lambat. Selain itu, peralatan MBE tidak kompatibel dengan ukuran wafer di atas 8 inci di industri. Oleh karena itu, teknologi MBE tidak cocok untuk aplikasi produksi massal industri. Namun, sistem RPCVD memiliki kapasitas produksi yang kuat dan struktur peralatan yang sederhana, yang cocok untuk industri IC [29]. Ide pertama untuk pertumbuhan RPCVD adalah untuk mengatur aliran hidrogen dalam ruang karena hidrogen adalah gas pembawa dan dapat mempengaruhi kinetika gas prekursor. Li et al. [23] melaporkan bahwa hidrogen mengubah struktur ikatan atom inan pada permukaan dan mengurangi energi segregasi dengan menerapkan suhu pertumbuhan rendah dalam sistem CVD terminasi cepat (RTCVD). Namun, efek hidragen belum dieksplorasi di antarmuka Si/SiGe dalam sistem reduced pressure CVD (RPCVD). Suvar et al. [30] memasukkan lapisan spacer Si tanpa dotasi 30 nm antara Si yang di-dope P dan SiGe untuk menurunkan konsentrasi P di antarmuka dengan faktor 4 (dari 8 × 1019 cm−3 ke 2 × 1019 cm−3), tetapi puncak dotasi P tidak dapat dihilangkan. Bennett et al. [31] telah mempelajari efek tekanan pada dotasi tipe-n dalam Si. Kekuatan larut dotasi meningkat dengan memperkenalkan tekanan tarik dalam Si. Christensen et al. [32] tidak menemukan ketergantungan yang signifikan dari difusivitas P pada konten Ge dalam Si1-xGex (0 ≤ x ≤ 0,22). Dan koefisien difusi P memiliki perbedaan yang kecil antara Si rileks dan SiGe yang ditekan secara biaksial kompresif. Zangenberg et al. [33] mengamati peningkatan koefisien difusi dengan faktor 2 pada 825 °C untuk Si0.88Ge0.12 yang rileks.
Dalam kertas ini, beberapa metode telah diusulkan untuk meningkatkan incorporasi P dalam Si dalam multilayer Si/SiGe/Si menggunakan RPCVD. Dalam eksperimen, berbagai strategi seperti pembersihan hidrogen, memasukkan lapisan spacer tanpa dotasi, mengubah prekursor Si dari SiH4 ke SiH2Cl2 (DCS), dan memodulasi profil tekanan dengan memperkenalkan lapisan korban Si0.93Ge0.07 di kedua sisi lapisan SiGe telah disajikan. Selain itu, penggilingan selektif SiGe dibahas untuk membentuk lapisan SiGe tipis (dimaksudkan sebagai lapisan saluran) [6, 34]. Karakteristik penggilingan dari alat penggilingan basah dan kering juga dibandingkan. Struktur akhir dimaksudkan untuk digunakan untuk vGAAFETs untuk node teknologi sub-10 nm di masa depan.
Metode
Multilayer Si/SiGe/Si (MLs) ditumbuhkan pada wafer Si 200-mm <100> dengan peralatan RPCVD (ASM Epsilon 2000). Substrat Si dibersihkan dengan larutan campuran H2SO4 dan H2O2, diikuti oleh HF yang dicairkan untuk menghilangkan oksida asli sebelum memasukkan ke dalam load lock ruang epitaksi. Sampel dibersihkan in situ dengan annealing pada 1050 °C untuk menghilangkan oksida asli dan mendapatkan permukaan Si berkualitas tinggi. Prekursor untuk Si, Ge, dan P adalah SiH4 (atau SiH2Cl2), 10% GeH4 dalam H2, dan 2% PH3 dalam H2. Suhu pertumbuhan adalah 650 °C, sementara tekanan ruang dipertahankan pada 80 Torr selama epitaksi. Dalam beberapa eksperimen, tekanan ruang dikurangi menjadi 10 Torr untuk tumbuh lapisan Si0.93Ge0.07 yang di-dope P di wilayah sumber/drain (S/D). Konten Ge dalam saluran SiGe dipertahankan konstan pada 0,22. Untuk mempelajari karakteristik penggilingan selektif, 50 nm nitride/30 nm oxide di-deposit sebagai hardmask untuk melindungi ML bawahnya. Litografi dan penggilingan vertikal anisotropi kering dilakukan untuk membentuk pola cuboid terpisah. Eksperimen penggilingan selektif dilakukan dengan alat penggilingan basah HF (6%):H2O2 (30%):CH3COOH (99,8%) = 1:2:4 dan alat penggilingan kering CF4:O2:He = 4:1:5 [35].
ML Si/SiGe/Si dikarakterisasi dengan teknik mikroskopi elektron transmisi resolusi tinggi (HRTEM) (Thermo Scientific Talos F200), spektroskopi X-ray dispersif energi (EDX), difraksi X-ray resolusi tinggi (HRXRD), dan peta jaring reciprok resolusi tinggi (HRRLM) dari Bruker JV Delta-x, mikroskopi elektron pemindai (SEM) dari Hitachi (Jepang), dan spektrometri massa ion sekunder (SIMS).
Hasil dan Pembahasan
Epitaksi ML Si/SiGe/Si yang di-dope P
Dalam penelitian ini, incorporasi P dalam Si dan SiGe pertama kali dieksplorasi. Struktur ML ditunjukkan dalam Gambar 1a. Sejumlah ML Si yang di-dope P/Si tanpa dotasi dengan aliran PH3 yang meningkat ditumbuhkan, dan profil lapisan diperiksa dengan SIMS dalam Gambar 1b. Gambar menunjukkan konsentrasi P meningkat dan mencapai level tertinggi 2,6 × 1019 cm−3. Dua sampel tambahan dengan profil ‘Si yang di-dope P/Si0.72Ge0.28/Si yang di-dope P’ dan ‘Si/Si0.72Ge0.28 yang di-dope P/Si’ dirancang, dan profil P ditunjukkan dalam Gambar 1c, d, masing-masing. Dalam Gambar 1c, tumpukan P diamati di antarmuka multilayer Si yang di-dope P/Si0.72Ge0.28. Tumpukan P di antarmuka meningkat seiring bertambahnya konsentrasi P dari bawah ke atas dalam multilayer, dan konsentrasi tertinggi adalah 1,6 × 1020 cm−3, yang merupakan 6 kali konsentrasi dalam Gambar 1b (2,6 × 1019 cm−3). Dalam lapisan Si0.72Ge0.28 yang di-dope (Gambar 1d), konsentrasi P sangat lebih tinggi, dan tidak ada puncak di antarmuka. Karena dotasi, persentase Ge sedikit meningkat. Perilaku ini terkait dengan peningkatan adsorpsi SiH4 dan GeH4 dalam kehadiran PH3. Selain itu, karena dotasi, ketebalan lapisan berbeda antara Gambar 1c, d, yang memiliki waktu pertumbuhan yang sama. Ini berarti dotasi P meningkatkan laju pertumbuhan lapisan Si0.72Ge0.28 dan adsorpsi GeH4, sementara laju pertumbuhan Si tertunda karena adsorpsi P. Fenomena ini konsisten dengan hasil yang dilaporkan dalam Refs. [36,37,38]. Dari hal ini, fenomena segregasi P dan auto-doping serius di antarmuka Si/SiGe. Puncak dotasi P di antarmuka Si/SiGe menyebabkan dotasi yang tidak disengajakan dalam lapisan SiGe. Karena SiGe dimaksudkan sebagai lapisan saluran dalam transistor, profil dotasi yang tidak homogen atau level dotasi latar belakang yang tinggi akan membatasi aplikasi perangkat [39]. Beberapa metode untuk menghilangkan puncak P akan dibahas di bawah. Untuk perbandingan yang lebih baik, semua lapisan SiGe ditekan, dan rasio aliran SiH4 (SiH2Cl2) dan GeH4 untuk lapisan SiGe tidak diubah selama semua eksperimen.
a Diagram skematis ML Si/SiGe/Si yang di-dope P. b Konsentrasi dotasi P dari ML Si yang di-dope P/Si tanpa dotasi. Persentase Ge/Si dan konsentrasi P dari c Si0.72Ge0.28 tanpa dotasi/Si yang di-dope P, d Si tanpa dotasi/Si0.72Ge0.28 yang di-dope P MLs. Tidak ada pembersihan dan lapisan spacer tanpa dotasi dipertimbangkan
Pengaruh Lapisan Spacer
Lapisan spacer Si tanpa dotasi dimasukkan antara lapisan Si yang di-dope P di bawah dan lapisan SiGe tanpa dotasi untuk menyerap atom P berlebih. Gambar 2a menunjukkan diagram skematis dari struktur yang dirancang, dan Gambar 2b–d menunjukkan hasil profil dari spacer Si terintegrasi dengan ketebalan (b) 3 nm, (c) 5 nm, dan (d) 10 nm. Puncak tumpukan P berkurang, sedangkan persentase Si/Ge dan konsentrasi P dalam lapisan Si tetap konstan seperti dalam Gambar 2b–d. Level tumpukan P berkurang sebesar 82%, dari 4 × 1019 cm−3 dalam Gambar 2b menjadi 7 × 1018 cm−3 dalam Gambar 2d, ketika ketebalan spacer Xb bertambah dari 3 ke 10 nm. Peningkatan ketebalan lapisan spacer Si tanpa dotasi meningkatkan penyerapan atom P berlebih. Dalam Gambar 2d, kemiringan profil P pada permukaan Si0.86Ge0.14/Si adalah 15,9 nm/dek, sedangkan di antarmuka Si/Si0.86Ge0.14 kemiringannya adalah 31,3 nm/dek. Sementara itu, lapisan spacer Si yang terlalu tebal bukan solusi yang sesuai karena resistansi lembar meningkat. Oleh karena itu, perlu dilakukan keseimbangan antara resistansi lembar dan kendali profil P yang tidak terkendali untuk transistor. Gambar 2 juga mengungkapkan bahwa pengaruh lapisan spacer antara lapisan Si/Si0.86Ge0.14 (Xb) berbeda dari lapisan antara Si0.86Ge0.14/Si (Xt). Dalam Gambar 2b, c, ketebalan spacer antara Si0.86Ge0.14/Si adalah 3 nm dan 5 nm, sementara dalam Gambar 2d, tidak ada lapisan spacer yang dimasukkan. Namun, kemiringan profil P pada Si0.86Ge0.14/Si sama (sekitar 15,9 nm/dek), meskipun dalam Gambar 2d lapisan spacer atas dihapus tetapi tidak ada pengaruh yang diamati pada profil dotasi. Dari hasil di atas, puncak P hanya di antarmuka Si/Si0.86Ge0.14, yang kemungkinan disebabkan oleh batas larutan; atom P berlebih dapat membentuk dimer P–P pada permukaan dan diinkorporasi dalam lapisan cap SiGe. Selain itu, terjadi auto-doping P selama pertumbuhan SiGe setelah Si yang di-dope P. Oleh karena itu, metode untuk membersihkan atom P berlebih atau meningkatkan larut Si telah dicari.
a Skema sampel eksperimental dengan berbagai lapisan spacer Si tanpa dotasi. Dan profil Ge, Si, dan P dari ML Si yang di-dope P/Si0.86Ge0.14/Si yang di-dope P dengan lapisan spacer Si tanpa dotasi b 3 nm, di kedua antarmuka, c 5 nm, di kedua antarmuka, d 10 nm, hanya di satu antarmuka dengan Si0.86Ge0.14
Pengaruh Pembersihan Hidrogen di Antarmuka ML Si/SiGe/Si
Dalam bagian ini, lapisan spacer Si dipertetapkan pada 5 nm, dan pembersihan hidrogen diperkenalkan untuk membersihkan atom P berlebih setelah pertumbuhan Si yang di-dope P. Terlihat dari Gambar 3c, d bahwa peningkatan aliran hidrogen dari 20 ke 60 sccm dan waktu pembersihan dari 2 ke 10 menit tidak memiliki efek yang jelas pada puncak P. Konsentrasi dotasi dalam Si adalah 3 × 1019 cm−3, yang sama dengan yang dibahas di bagian “Pengaruh Lapisan Spacer”. Konsentrasi puncak P di antarmuka sama dengan konsentrasi dalam Si dari Gambar 3d. Ketebalan lapisan sama di bawah berbagai kondisi pembersihan. Atom P tidak dapat dibersihkan oleh hidrogen; hal ini dapat dijelaskan oleh pembentukan kompleks P yang stabil pada permukaan. Mengubah parameter seperti suhu, tekanan, waktu pembersihan akan membantu [24, 40], tetapi waktu pembersihan yang terlalu lama tidak sesuai karena biaya waktu, dan suhu tinggi (> 950 °C) menyebabkan interdifusi Si-Ge [41].
Diagram skematis a strategi dotasi kondisi pembersihan H2, dan b struktur eksperimental ML Si/SiGe/Si. c Profil Ge/Si dan d konsentrasi P dari ML Si yang di-dope P/Si0.86Ge0.14/Si yang di-dope P
Pengaruh Kimia Pertumbuhan pada Incorporasi P
Dalam eksperimen ini, prekursor Si, SiH4, telah diganti dengan SiH2Cl2 (DCS). Dalam sampel ini, parameter pertumbuhan sama seperti sebelumnya, dan struktur berisi lapisan spacer Si 5 nm dan waktu pembersihan adalah 5 menit dengan aliran 60 sccm. Ide di baliknya adalah untuk menyelidiki apakah kimia berbasis Cl dapat membersihkan atom P berlebih dengan permukaan Si dan reaksi P-Cl, Si-Cl atau Ge-Cl dapat terjadi [42]. Dari Gambar 4, konsentrasi puncak P berkurang dengan faktor 2 (dari 2,6 × 1019 cm−3 menjadi 1,3 × 1019 cm−3), dan konsentrasi P dalam lapisan Si adalah 2,6 × 1019 cm−3. Konten Ge yang diperkirakan adalah 30%, yang lebih tinggi dari SiGe dengan SiH4. Konten Ge yang lebih tinggi menunjukkan bahwa Cl lebih memilih menghapus atom Si pada reaksi permukaan. Hasil ini juga dapat dijelaskan oleh hubungan yang berbeda antara rasio aliran gas dan konsentrasi Ge dengan prekursor gas SiH4 dan SiH2Cl2 [32, 43]. Penjelasan lain adalah bahwa atom Ge meningkatkan desorpsi hidrogen, kemudian meningkatkan situs nukleasi bebas [44]. Kemiringan profil P pada antarmuka Si0.7Ge0.3/Si adalah 13,2 nm/dek, yang sedikit lebih tajam daripada antarmuka Si0.86Ge0.14/Si (15,9 nm/dek). Kemiringan profil P pada antarmuka Si/Si0.7Ge0.3 adalah 20 nm/dek. Oleh karena itu, dengan memperkenalkan lebih banyak HCl atau meningkatkan rasio gas SiH2Cl2 dan GeH4, atom P yang segregasi pada permukaan Si yang di-dope dapat di-etch oleh HCl untuk membentuk dimer P-Cl dan konsentrasi puncak P pada Si/SiGe mungkin lebih rendah [38, 45].
Diagram skematis a strategi dotasi dengan mengubah kimia pertumbuhan, b struktur eksperimental ML Si/SiGe/Si. Lapisan SiGe ditumbuhkan dengan DCS. Waktu pembersihan adalah 5 menit dengan aliran 60 sccm setelah Si yang di-dope. Lapisan spacer Si tanpa dotasi adalah 5 nm antara Si yang di-dope di bawah dan SiGe tanpa dotasi. c Profil Ge/Si dan konsentrasi P dari ML Si yang di-dope P/Si0.7Ge0.3/Si yang di-dope P
Pengaruh Konten Ge pada Profil P
Seperti yang telah kita bahas sebelumnya, incorporasi P dalam SiGe sangat lebih tinggi daripada dalam Si. Oleh karena itu, ini dapat mengangkat ide untuk menambahkan beberapa persen Ge (7%) ke spacer Si (5 nm) dapat meningkatkan incorporasi P dalam Si. Layak disebutkan di sini bahwa tujuan kami bukan untuk mengubah secara signifikan karakter Si yang di-dope P tetapi untuk menghambat segregasi P dalam Si. Dalam sampel ini, tekanan ruang dikurangi menjadi 10 Torr selama pertumbuhan lapisan spacer. Laju pertumbuhan yang bergantung pada dotasi dan persentase Ge akan penting dalam kondisi ini. Dari Gambar 5b, lapisan atas dan bawah adalah 110 nm Si0.93Ge0.07 dengan konsentrasi P 1 × 1020 cm−3, lapisan tengah adalah 40 nm Si0.78Ge0.22 dengan konsentrasi P 3,5 × 1019 cm−3. Kemiringan profil P dari Si0.93Ge0.07 yang di-dope P/Si0.78Ge0.22 sekitar 33 nm/dek. Kemiringan tidak tajam karena perbedaan persentase Ge antara kedua lapisan tidak cukup besar. Dalam Gambar 5d, tiga lapisan ML Si0.93Ge0.07 yang di-dope P/Si0.78Ge0.22/Si0.93Ge0.07 yang di-dope P ditumbuhkan untuk memverifikasi keseragaman dotasi, dan diagram struktur ditunjukkan dalam Gambar 5c. Terlihat, dari lapisan bawah ke atas, konsentrasi P menurun, yang dapat dijelaskan oleh efek memori P. Atom P yang tersisa dalam ruang atau atom P yang menyebar mengumpulkan di permukaan film dan memblokir situs aktif bebas pada permukaan [38, 39]. Meskipun puncak P telah dihilangkan, segregasi antara Si0.78Ge0.22 dan Si0.93Ge0.07 masih serius.
a Diagram skematis, b profil Ge/Si dan P dalam satu lapisan ML Si0.93Ge0.07 yang di-dope P/Si0.78Ge0.22/Si0.93Ge0.07 yang di-dope P. c Diagram skematis, d profil Ge/Si dan P dalam tiga lapisan ML Si0.93Ge0.07 yang di-dope P/Si0.78Ge0.22/Si0.93Ge0.07 yang di-dope P
Karakteristik Penggilingan Selektif ML Si/SiGe/Si
Ketika struktur ML berhasil ditumbuhkan (menggunakan strategi pertumbuhan di atas), NW telah terbentuk oleh penggilingan vertikal menggunakan SiO2/SiN sebagai hardmask. Kemudian, lapisan SiGe harus di-etch secara selektif ke Si dalam arah lateral untuk membentuk lapisan saluran dengan lebar yang dirancang. Dalam eksperimen ini, dua jenis struktur ML telah dipilih: Si yang di-dope P/SiGe/Si yang di-dope P (sampel-1, dalam Gambar 2c) dan Si0.93Ge0.07 yang di-dope P/Si0.78Ge0.22/Si0.93Ge0.07 yang di-dope P (sampel-2, dalam Gambar 5b). Pilihan ini dilakukan berdasarkan diskusi di atas di mana out-diffusion P telah (secara parsial) ditindaklanjuti, serta pertimbangan aplikasi perangkat.
Penggilingan dalam arah vertikal dilakukan oleh penggilingan kering, sementara untuk penggilingan lateral diterapkan penggilingan kering atau basah yang selektif. Profil penggilingan sampel-1 ditunjukkan dalam Gambar 6a, b. Dan gambar TEM serta pemetaan EDS dari Gambar 6a telah ditunjukkan dalam Gambar 7. Dalam eksperimen ini, hardmask adalah oksida/nitride. Gambar 6a menunjukkan setelah 11,5 s penggilingan kering CF4/O2/He. Selektivitas etch Si0.86Ge0.14 dan Si yang di-dope P adalah 5,8. Gambar 6b menunjukkan setelah 20 menit penggilingan basah HF (6%)/H2O2 (30%)/CH3COOH (99,8%). Penggilingan basah telah menghapus hardmask (SiO2/SiN), dan sebagai hasilnya, lapisan cap Si di-etch sekitar 10 nm juga. Seperti yang dibahas di bagian “Pengaruh Lapisan Spacer”, ada tumpukan P di antarmuka Si yang di-dope P/Si0.86Ge0.14. Penggilingan basah sensitif terhadap level dotasi; oleh karena itu, antarmuka pertama di-etch lebih cepat. Akibatnya, antarmuka etch depan tidak vertikal dan berbentuk faceted atau bersudut. Selektivitas rata-rata kurang dari 4,2. Membandingkan kedua metode penggilingan, penggilingan kering sensitif terhadap persentase Ge dengan selektivitas SiGe yang lebih baik, sementara penggilingan basah sensitif terhadap konsentrasi dotan. Penggilingan sampel-2 juga ditelidiki dalam Gambar 6c, d. Fenomena serupa diamati dalam sampel ini, sementara kedalaman etch selektif SiGe lebih dalam (Gambar 6a, c) karena persentase Ge yang lebih tinggi. Dalam penggilingan kering, selektivitas Si0.78Ge0.22 dan Si0.93Ge0.07 yang di-dope P adalah 6,3, sementara dalam penggilingan basah, selektivitas rata-rata kurang dari 2,5. Oleh karena itu, penggilingan kering adalah pilihan yang lebih baik dalam mempertimbangkan keseragaman dan selektivitas penggilingan.
Gambar SEM Si yang di-dope P/Si0.86Ge0.14/Si yang di-dope P dalam Gambar 2c dengan a 11,5-s penggilingan kering, b 20-menit penggilingan basah, dan Si0.93Ge0.07 yang di-dope P/Si0.78Ge0.22/Si0.93Ge0.07 yang di-dope P MLs dengan c 11,5-s penggilingan kering, d 20-menit penggilingan basah. Penggilingan kering adalah CF4:O2:He = 4:1:5, dan penggilingan basah adalah HF (6%):H2O2 (30%):CH3COOH (99,8%) = 1:2:4
a Gambar TEM, b–e Pemetaan EDS Si yang di-dope P/Si0.86Ge0.14/Si yang di-dope P dalam Gambar 6a dengan 11,5-s penggilingan kering. Elemen dalam b adalah Si, dalam c adalah Ge, dalam d adalah O, dan dalam e adalah N
Analisis lebih lanjut dilakukan untuk menyelidiki tekanan setelah langkah etch dalam sampel-1 dan sampel-2. Gambar 8a–h menunjukkan (004) kurva goyang (RC) dari sampel-sampel ini sebagai berikut: saat ditumbuhkan, setelah etch vertikal, dan etch lateral SiGe menggunakan penggilingan basah dan kering. Dalam analisis RC, pembaruan (full-width-half-maximum atau FWHM) adalah indikator untuk kepadatan cacat, dan posisi puncak SiGe dibandingkan Si menentukan jumlah tekanan dalam lapisan. Kami menekankan di sini bahwa pembaruan puncak dapat juga disebabkan oleh ketebalan lapisan yang tipis. Oleh karena itu, akan sulit untuk membedakan dari analisis RC kontribusi kepadatan cacat, tetapi kita hanya dapat membandingkan FWHM dalam beberapa ekstensi dalam analisis ini. Dalam RC ini, sampel-1 (Gambar 8a–d) memiliki satu lapisan SiGe; sementara, sampel-2 (Gambar 8e–h) menunjukkan dua puncak yang mewakili 7% dan 22% Ge. Untuk sampel saat ditumbuhkan, interferensi sinar X-ray diamati, yang menyebabkan frings ketebalan lapisan. Munculnya frings ini menunjukkan antarmuka SiGe/Si berkualitas tinggi. Dalam RC, sampel-1 dan sampel-2, puncak Ge telah bergeser menuju puncak substrat Si yang menunjukkan relaksasi tekanan. Tidak ada perpindahan lebih lanjut dari puncak Ge yang terdeteksi setelah etch lateral kering SiGe. Ini adalah hasil yang menjanjikan untuk performa transistor karena mobilitas penangkap muatan di wilayah saluran bergantung pada tekanan. Sementara itu, tekanan lebih rileks untuk SiGe yang di-etch basah, dan lebih banyak perpindahan menuju puncak substrat telah diamati. Ini menunjukkan bahwa etch basah tidak cocok untuk etch lateral SiGe, membentuk lapisan saluran.
HRXRD rocking curve sekitar refleksi (004) sampel-1, ML Si yang di-dope P/Si0.86Ge0.14/Si yang di-dope P dengan lapisan spacer 5 nm dalam a–d, dan sampel-2, ML Si0.93Ge0.07 yang di-dope P/Si0.78Ge0.22/Si0.93Ge0.07 yang di-dope P dalam e–h. Kedua sampel memiliki empat panel: saat ditumbuhkan, setelah etch vertikal, etch lateral basah SiGe HF (6%)/H2O2 (30%)/CH3COOH (99,8%) 20 menit, dan etch lateral kering SiGe CF4/O2/He 11,5 s
Analisis X-ray lebih lanjut dilakukan untuk menemukan lebih banyak informasi tentang kepadatan cacat dalam sampel dalam Gambar 9a–h. HRRLM, yang didasarkan pada pengukuran dua dimensi, dilakukan seperti yang ditunjukkan dalam Gambar 9a–h. Indikator untuk kepadatan cacat dalam HRRLM adalah pembaruan lapisan SiGe along arah ω (ω adalah sudut sinar insiden). Posisi puncak Si dan SiGe memberikan komponen tekanan sejajar dan tegak lurus dengan arah pertumbuhan. Dalam sampel-1 dan sampel-2, lapisan SiGe saat ditumbuhkan menunjukkan ω-pembaruan kecil, dan lapisan sejajar dengan Si menunjukkan lapisan SiGe yang sepenuhnya ditekan (lihat Gambar 9a, e). Gambar 9b menunjukkan sampel setelah etch vertikal, puncak SiGe telah bergeser menuju substrat Si dengan cara yang sama dalam hasil RC dalam Gambar 8b yang menunjukkan relaksasi tekanan. Namun, secara mengejutkan, sampel yang di-etch lateral kering (Gambar 9c) menunjukkan ω-pembaruan yang jelas dari puncak SiGe bersama dengan perpindahan dalam ruang reciprok, yang berkeluar dari sejajaran dengan puncak Si. Namun, sampel yang di-etch basah (dalam Gambar 9d) sepenuhnya sejajar tekanan dan memiliki intensitas lapisan yang lebih rendah dari pada yang di-etch kering (dalam Gambar 9c). Dalam hal ini, diharapkan bahwa cacat yang dihasilkan memiliki asal yang berbeda dalam sampel ini karena sifat proses etch berbeda. Sampel-2 berisi dua lapisan SiGe; puncak Si0.93Ge0.07 tetap setelah etch dalam arah vertikal dan lateral, sementara Si0.78Ge0.22 hilang setelah etch vertikal menunjukkan relaksasi tekanan penuh (Gambar 8f–h). Stabilitas proses yang buruk sampel-2 dapat berasal dari dotasi P, yang mempromosikan pembentukan misfit dislokasi.
HRRLMs ML Si yang di-dope P/Si0.86Ge0.14/Si yang di-dope P dengan lapisan spacer 5 nm (sampel-1) dalam a–d, dan ML Si0.93Ge0.07 yang di-dope P/Si0.78Ge0.22/Si0.93Ge0.07 yang di-dope P (Sampel-2) dalam e–h. Kedua pemetaan memiliki empat panel: saat ditumbuhkan, setelah etch vertikal, etch lateral basah HF (6%)/H2O2 (30%)/CH3COOH (99,8%) 20 menit, dan etch lateral kering CF4/O2/He 11,5 s
Conclusions
In this work, the epitaxy of P-doped Si/SiGe/P-doped Si MLs along with etching of these MLs as initial structures for vGAAFET has been investigated. Firstly, the incorporation of P in Si/SiGe/Si MLs was studied. Different strategies for the epitaxy and ML structure have been proposed to eliminate the P-segregated peak at the interface of Si/SiGe heterostructure. From experiments, inserting undoped spacer layer could decrease the P peak. Hydrogen purge to clear the excess P atoms was not very helpful and stable P-P dimers could not be entirely removed. Substituting SiH4 with SiH2Cl2 as Si precursor to introduce Cl chemistry during the growth decreased the segregated P peak remarkably due to Cl active surface reactions. The impact of Si0.93Ge0.07 spacer layers after P-doped Si was also investigated. The results showed that the P peak at the SiGe interface disappeared, while the P incorporation in these layers improved by an order magnitude. In the second part of this study, the vertical etch of Si/SiGe/Si ML was performed to form NWs, and later, in these NWs, the SiGe was selectively wet- or dry-etched. The wet etching was sensitive to dopant concentration; meanwhile, dry etching was sensitive to Ge content. Dry etch was more appropriate for n-type structures with uniform etching profile and higher selectivity. For P-doped Si/Si0.86Ge0.14/P-doped Si MLs, the selectivity was 5.8 with dry etch and 4.2 for wet etch. The selectivity of P-doped Si0.93Ge0.07/Si0.78Ge0.22/P-doped Si0.93Ge0.07 MLs was 6.3 with dry etch and 2.5 with wet etch. The strain in SiGe was mostly preserved in Si/SiGe/Si after vertical and lateral etch; meanwhile, this strain in MLs with introduced Si0.93Ge0.07 spacer layer had poor stability after etch process.
Availability of Data and Materials
The authors declare that the data supporting the findings of this study are available within the article.
