Ultra-Resistance Spesifik Rendah Lateral Transistor Logam-Oksida-Semikonduktor-Semikonduktor dengan Resistansi Ganda yang Ditingkatkan dengan Lapisan Terkubur-P Parsial dan Gerbang Ganda yang Ditingkatkan
Abstrak
Resistensi spesifik yang sangat rendah (Ron,sp ) transistor semikonduktor oksida logam-oksida-semikonduktor lateral ganda (LDMOS) dengan gerbang ganda yang ditingkatkan dan lapisan terkubur-P parsial diusulkan dan diselidiki dalam makalah ini. Model analitik on-resistance untuk LDMOS yang diusulkan dibangun untuk memberikan wawasan mendalam tentang hubungan antara resistansi wilayah drift dan resistansi wilayah saluran. Lapisan terkubur-N diperkenalkan di bawah sumur-P untuk menyediakan jalur konduksi resistansi rendah dan mengurangi resistansi wilayah saluran secara signifikan. Struktur gerbang ganda yang disempurnakan dibentuk oleh lapisan terkubur-N sambil menghindari kerusakan tembus vertikal dalam keadaan tidak aktif. Lapisan terkubur P parsial dengan panjang yang dioptimalkan diadopsi di bawah wilayah N-drift untuk memperluas wilayah penipisan vertikal dan mengendurkan puncak medan listrik dalam keadaan tidak aktif, yang meningkatkan tegangan tembus (BV) dengan resistansi wilayah drift rendah. Untuk LDMOS dengan lapisan terkubur-P dan gerbang ganda yang disempurnakan, hasilnya menunjukkan bahwa Ron,sp adalah 8,5 mΩ·mm
2
sedangkan BV adalah 43 V.
Latar Belakang
Dengan meningkatnya permintaan akan fungsi logika yang lebih kompleks dan lebih cepat dalam IC daya analog, penting untuk meningkatkan kinerja transistor semikonduktor oksida logam difusi ganda lateral (LDMOS), khususnya meminimalkan resistansi spesifik ( Ron,sp ) dan memaksimalkan tegangan tembus (BV) off-state [1,2,3,4,5,6,7,8,9]. Sebagian besar teknologi yang dikembangkan berfokus pada pengoptimalan wilayah drift untuk meningkatkan pertukaran Ron,sp vs. BV untuk perangkat LDMOS [10,11,12,13,14,15,16,17,18,19,20]. Dalam pekerjaan kami sebelumnya, LDMOS dengan isolasi parit ultra-dangkal (USTI) diusulkan [21]. Kedalaman dan sudut sudut USTI dioptimalkan untuk mencapai kinerja terbaik di kelasnya. Namun, untuk LDMOS tegangan rendah, wilayah drift kehilangan dominasi di Ron,sp dan kontribusi wilayah saluran tidak dapat diabaikan.
Metode
Dalam karya ini, LDMOS on-resistance spesifik ultra-rendah baru dengan lapisan dual-gate dan lapisan terkubur-P yang ditingkatkan diselidiki. Model fisik IMPACT.I, BGN, CONMOB, FLDMOB, SRH, dan SRFMOB digunakan dalam simulasi numerik. Model analitik on-resistance diusulkan untuk memberikan wawasan mendalam tentang hubungan antara resistansi wilayah drift dan resistansi wilayah saluran. Berdasarkan model, lapisan terkubur-N dan lapisan terkubur-P parsial dioptimalkan untuk mencapai R rendah on,sp dan BV tinggi.
Hasil dan Diskusi
Gambar 1a menunjukkan penampang skema LDMOS dengan resistensi spesifik ultra-rendah dengan lapisan terkubur-P gerbang ganda dan parsial yang disempurnakan. LDMOS menampilkan gerbang ganda dengan lapisan terkubur-N dan lapisan terkubur-P parsial yang berkontribusi untuk mengurangi Ron,sp dan meningkatkan BV, masing-masing. Di wilayah saluran, gerbang ganda yang disempurnakan dibentuk oleh gerbang parit dan lapisan terkubur-N yang sangat didoping. Dibandingkan dengan struktur gerbang ganda konvensional, lapisan terkubur-N secara signifikan mengurangi resistansi wilayah saluran dengan menyediakan jalur konduksi dengan resistansi rendah di bawah sumur-P dalam kondisi aktif. Di wilayah drift, lapisan terkubur P parsial dengan konsentrasi doping tinggi diperkenalkan di bawah wilayah N-drift untuk meningkatkan BV sambil mempertahankan R rendah on,sp . Lapisan terkubur-P parsial membantu mengurangi medan listrik vertikal dalam keadaan tidak aktif tanpa merusak keseimbangan muatan di wilayah melayang. Ukuran kunci perangkat baru tercantum di Tabel 1.
a Tampilan penampang skematis dari LDMOS on-resistance spesifik ultra-rendah dengan lapisan terkubur-P gerbang ganda dan parsial yang ditingkatkan. b Resistensi skematis yang setara untuk LDMOS yang diusulkan
Gambar 1b menunjukkan model on-resistance ekivalen skematis untuk LDMOS yang diusulkan. Total resistansi-on dianggap sebagai resistansi dari wilayah drift (Rd ) dan resistansi daerah saluran (Rc ) dalam seri. Di wilayah saluran, jalur konduksi saluran permukaan sejajar dengan jalur konduksi saluran parit. Jadi, Rc sama dengan (Rchs + Rakun )//(Rcht + Rnb ), di mana Rchs , Rakun , Rcht , dan Rnb masing-masing adalah resistansi saluran gerbang permukaan, daerah akumulasi, saluran gerbang parit, dan lapisan terkubur-N. Berdasarkan model on-resistance yang diusulkan, pengurangan Rc akan dicapai dengan mengurangi Rnb tanpa mempengaruhi kinerja lainnya, karena hambatan lain terutama ditentukan oleh teknologi proses, tegangan operasi, dan tegangan ambang. Rd telah dikurangi dengan memperkenalkan lapisan terkubur P di bawah wilayah N-drift untuk meningkatkan efek Reduce Surface-field (RESURF) dalam pekerjaan kami sebelumnya. Dalam karya ini, lapisan terkubur P parsial diadopsi untuk meningkatkan BV sambil mempertahankan R rendah d .
Bertujuan untuk mengurangi Rc , lapisan terkubur-N dengan konsentrasi doping tinggi diperkenalkan di bawah sumur-P. Gambar 2 menunjukkan R numerical numerik dan analitis c sebagai fungsi dari konsentrasi doping dari lapisan terkubur-N (Nnb ) dengan gerbang tunggal dan gerbang ganda. Diindikasikan bahwa struktur gerbang ganda membantu mengurangi Rc dibandingkan dengan gerbang tunggal. Ketika Tnb = Td = 5.5 × 10
16
cm
−3
, Rc adalah 110 mΩ. Menurut model on-resistance, Rnb adalah kontributor utama Rc . Dan kemudian, Rnb diinginkan untuk dikurangi dengan tujuan R . yang lebih kecil c . Seperti yang ditunjukkan pada Gambar. 2a, Rc dikurangi dengan Nnb meningkat. Ketika Tnb = 1,35 × 10
17
cm
−3
, Rc dikurangi menjadi 85 mΩ. Namun, Gambar. 2 juga menunjukkan bahwa Nnb akan dibatasi oleh punch-through breakdown. Karena menambahkan gerbang parit, Rc berkurang pertama sebesar 34% dengan Nnb = Td = 5.5 × 10
16
cm
−3
. Sebagai Nnb meningkat, Rc terus berkurang. Dengan N . yang dioptimalkan nb = 1,05 × 10
17
cm
−3
, Rc akhirnya berkurang 45%. Ketika Tnb> 1.05 × 10
17
cm
−3
, breakdown punch-through akan terjadi di P-well. Hasil analisis Ron,sp ditunjukkan pada Gambar. 2 menunjukkan bahwa model yang diusulkan memberikan kesesuaian yang baik dengan hasil simulasi numerik. Oleh karena itu, model dapat dipercaya untuk memandu desain pengoptimalan.
Numerik dan analitis Rc sebagai fungsi dari Nnb dengan gerbang tunggal dan gerbang ganda (Z =1 cm). Td adalah konsentrasi doping wilayah N-drift
Gambar 3a menunjukkan BV numerik sebagai fungsi Nnb dengan konsentrasi doping P-well yang berbeda (Npwell ). Tnb memiliki efek tidak hanya pada Rc , tetapi juga BV. Untuk N . yang diberikan pwell , BV tetap tidak berubah pada N small kecil nb , dan kemudian berkurang dengan Nnb meningkat. Ketika Tnb meningkat menjadi 1,2 × 10
17
cm
−3
, BV mulai turun dengan Npwell = 2 × 10
17
cm
−3
. Penurunan BV dianggap berasal dari kerusakan punch-through di wilayah P-well seperti yang ditunjukkan pada Gambar. 3b. Saat tegangan saluran meningkat, daerah penipisan di sumur-P meluas ke sumbernya. Ketika daerah penipisan menyerang sambungan sumur N+/P, maka terjadi kerusakan punch-through. Untuk N . yang besar pwell , penipisan terutama meluas ke daerah drift, dan breakdown punch-through dihindari tanpa menurunkan BV. Meskipun sumur-P dengan konsentrasi doping tinggi bermanfaat untuk menghindari kerusakan akibat pukulan, ini akan meningkatkan tegangan ambang batas. Jadi, Npwell dari 2 × 10
17
cm
−3
dipilih dengan pertimbangan tegangan ambang dan pertukaran antara BV dan Ron,sp .
a BV numerik sebagai fungsi dari Nnb dengan N different yang berbeda pwell . b Profil kepadatan saat ini untuk Nnb = 10.5 × 10
16
cm
−3
dan 14.5 × 10
16
cm
−3
sementara Npwell = 2 × 10
17
cm
−3
saat rusak
Untuk mencapai R low rendah d dan BV tinggi, lapisan terkubur-P parsial diperkenalkan di bawah wilayah N-drift. Gambar 4a menunjukkan BV sebagai fungsi dari Lpb dengan N different yang berbeda pb . Untuk N . yang diberikan pb , sebagai Lpb meningkat, BV meningkat dan kemudian sedikit menurun. Ketika Lpb = 0,1 μm, Tpb = 1 × 10
17
cm
−3
, BV mencapai nilai maksimum 43 V. Sisipan menunjukkan profil kontur ekuipotensial dengan Npb = 1 × 10
17
cm
−3
. Hal ini menunjukkan bahwa kontur ekuipotensial pada struktur lapisan tertimbun P parsial lebih meluas ke substrat dibandingkan dengan lapisan terkubur P penuh. Gambar 4b menunjukkan distribusi medan listrik di permukaan dan antarmuka persimpangan P-bured/N-drift. Untuk LDMOS konvensional yang dioptimalkan, kerusakan biasanya terjadi pada antarmuka N-drift/P-burried. Untuk LDMOS yang diusulkan, sambungan N-drift/P-sub menggantikan sambungan N-drift/P-terkubur untuk mengendurkan medan listrik vertikal dan memperluas daerah penipisan, yang menghasilkan BV yang lebih tinggi sambil mempertahankan R rendah d .
a BV sebagai fungsi dari ΔLpb dengan N different yang berbeda pb . Sisipannya adalah profil kontur ekuipotensial dengan Npb = 1 × 10
17
cm
−3
. b Distribusi medan listrik di permukaan dan antarmuka persimpangan P-terkubur/N-drift
Keseimbangan muatan antara N-drift dan lapisan terkubur P parsial diperlukan untuk mencapai BV tinggi. Gambar 5a menunjukkan bahwa BV numerik dan analitis dan Ron,sp sebagai fungsi dari konsentrasi doping dari P-terkubur (Npb ) untuk N different yang berbeda d . Untuk N . yang diberikan d , BV memiliki nilai maksimum dengan N . yang bervariasi pb , dan maksimum BV meningkat dengan penurunan Nd . Namun, Ron,sp dapat ditingkatkan sebagai Nd menurun. Karena BV diperlukan lebih tinggi dari 40 V, Nd = 5.5 × 10
16
cm
−3
dan Tpb = 1 × 10
17
cm
−3
dipilih. Gambar 5b menunjukkan BV numerik dan analitis dan Ron,sp sebagai fungsi dari ketebalan lapisan IMS (Tsti ). Tsti memiliki dampak yang kuat pada BV dan Ron,sp , dan itu harus dirancang dan dioptimalkan dengan hati-hati serta pekerjaan kami sebelumnya [21]. Untuk Tsti < 0.3 μm, titik tembus di bawah tepi pelat medan poli memiliki puncak medan listrik yang tinggi. Sebagai Tsti meningkat, puncak medan listrik menjadi rileks, dan kemudian BV meningkat. Untuk Tsti = 0.3 μm, diperoleh BV sebesar 43 V. Untuk Tsti 0.3 μm, puncak medan listrik di bawah tepi pelat medan poli cukup rendah, sebagai akibatnya, titik tembus dipindahkan ke persimpangan P/N di bawah sisi pembuangan. Sebagai Tsti meningkat, BV meningkat dan kemudian jenuh.
a Numerik (garis putus-putus) dan analitis (garis padat) BV dan Ron,sp sebagai fungsi dari Npb untuk N different yang berbeda d . b Numerik (garis putus-putus) dan analitis (garis padat) BV dan Ron,sp sebagai fungsi Tsti
Gambar 6 menunjukkan tolok ukur teknologi Bipolar-CMOS-DMOS (BCD) yang ada dan LDMOS yang diusulkan. Tampaknya, teknologi proses untuk LDMOS yang diusulkan kompatibel dengan teknologi BCD yang kami kembangkan yang mencapai kinerja LDMOS terbaik di kelasnya. Dalam proses fabrikasi untuk LDMOS yang diusulkan, lapisan terkubur-N dapat berbagi topeng yang sama dengan sumur-P. Untuk LDMOS yang diusulkan, Ron,sp adalah 8,5 mΩ·mm
2
sementara BV = 43 V, yang berkurang sekitar 37% dibandingkan dengan pekerjaan kami sebelumnya.
Tolok ukur teknologi BCD yang ada dan LDMOS yang diusulkan
Kesimpulan
LDMOS on-resistance spesifik ultra-rendah baru dengan gerbang ganda yang ditingkatkan dan lapisan terkubur-P parsial diusulkan dan diselidiki dengan simulasi numerik dalam makalah ini. Lapisan terkubur-N dengan konsentrasi doping tinggi digunakan untuk mencapai gerbang ganda yang disempurnakan dengan pengurangan Rc . Lapisan terkubur-P sebagian diperkenalkan di bawah wilayah N-drift untuk meningkatkan BV dengan menjaga keseimbangan muatan. Proses fabrikasi LDMOS dalam pekerjaan ini kompatibel dengan teknologi BCD yang ada yang dilaporkan dalam pekerjaan kami sebelumnya. Hasilnya menunjukkan bahwa Ron,sp dari LDMOS yang diusulkan berkurang 37% pada BV 43 V dibandingkan dengan pekerjaan sebelumnya. Dengan teknologi pemrosesan semikonduktor yang mencapai tingkat nanometer, Ron,sp dapat dikurangi lebih lanjut dengan pengurangan panjang saluran.