home Teknologi Manufaktur Peralatan Manufaktur
Manufaktur industri
Industri Internet of Things | bahan industri | Pemeliharaan dan Perbaikan Peralatan | Pemrograman industri |
home  MfgRobots >> Manufaktur industri >  >> Industrial materials >> bahan nano

Peningkatan Figure-Of-Merits (BFOM) Baliga dari Novel GaN Nano-Pillar Vertical Field Effect Transistor (FET) dengan 2DEG Channel dan Substrat Berpola

Abstrak

Transistor efek medan (FET) GaN vertikal mode peningkatan baru dengan 2DEG untuk mengurangi resistansi dalam keadaan (R AKTIF ) dan pola substrat (SP) untuk meningkatkan tegangan tembus (BV) diusulkan dalam karya ini. Dengan sengaja merancang lebar dan tinggi SP, medan listrik terkonsentrasi tinggi (medan E) di bawah tutup p-GaN dapat dipisahkan tanpa secara dramatis mempengaruhi R AKTIF , menghasilkan Figure-Of-Merits Baliga yang disempurnakan (BFOM, BV 2 /R AKTIF ). Diverifikasi oleh simulasi ATLAS yang dikalibrasi secara eksperimental, perangkat yang diusulkan dengan SP sepanjang 700 nm dan lebar 4,6 m memiliki BFOM enam kali lebih tinggi dibandingkan dengan FET tanpa substrat berpola. Selain itu, perangkat pilar yang diusulkan dan SP di dalamnya hanya menempati area skala nano, memungkinkan integrasi kepadatan tinggi dari perangkat tersebut, yang menjadikannya potensi tinggi dalam aplikasi daya di masa mendatang.

Latar Belakang

Saat ini, semikonduktor celah pita lebar seperti ZnO, In2 O3 , SiC, dan galium nitrida (GaN) telah menarik perhatian [1,2,3,4,5]. Padahal, mempertimbangkan sifat elektronik, transistor mobilitas elektron tinggi (HEMT) AlGaN/GaN lateral secara luas dianggap sebagai kandidat potensial untuk menggantikan perangkat berbasis Si dalam aplikasi daya atau frekuensi karena tegangan tembus (BV) yang lebih tinggi serta stabilitas termal yang lebih kuat. Banyak upaya, seperti p-type cap [6, 7], implantasi ion fluor [8, 9], thin barrier [10, 11], saluran ganda [5, 12], dan field-coupled gate [13] , telah dibuat pada realisasi HEMT tipe perangkat tambahan yang diinginkan untuk menyederhanakan rangkaian driver.

Namun, teknologi ini menghadapi banyak tantangan berat seperti keseragaman tegangan ambang yang rendah, pemborosan area chip vertikal, keruntuhan arus, Baliga's Figure-Of-Merits (BFOM) yang terbatas, dan sebagainya. Terutama, kontradiksi antara panjang drift dan BV secara negatif mempengaruhi penskalaan perangkat [14, 15]. Dengan kata lain, perangkat yang lebih kecil mengarah ke BV yang lebih rendah, di mana lebih sulit untuk mengadopsi terminal persimpangan yang mempromosikan BFOM dengan mengoptimalkan distribusi medan listrik. Untuk tujuan ini, penghalang belakang [16], persimpangan terkubur [17], pelat medan sumur kuantum [18], dan struktur lain yang dimasukkan ke dalam HEMT lateral yang menunjukkan fitur pelat medan listrik telah diusulkan untuk meningkatkan BV dengan memanfaatkan wilayah vertikal chip.

Di sisi lain, berdasarkan sifat unggul GaN, transistor efek medan vertikal (VFET) massal GaN semakin menarik perhatian karena realisasi fungsionalitas tipe peningkatan yang lebih mudah dan pemanfaatan penuh wilayah vertikal [19 ,20,21,22]. Banyak struktur baru disajikan melalui eksperimen atau simulasi untuk mencondongkan BV dan secara bersamaan mengurangi resistansi keadaan (R AKTIF ) [23,24,25]. Namun, belum lagi kesulitan dalam membuat super-junction (SJ) di GaN, kurangnya gas elektron dua dimensi mobilitas tinggi (2DEG) menyebabkan R yang lebih tinggi. AKTIF [26], yang menghalangi pengoptimalan BFOM di perangkat tersebut.

Dalam karya ini, GaN FET vertikal mode peningkatan baru dengan 2DEG untuk mengurangi R AKTIF dan pola substrat (SP) untuk meningkatkan BV diusulkan, di mana kombinasi saluran 2DEG dan SP secara efektif menyeimbangkan kontradiksi antara resistansi keadaan rendah dan BV tinggi. Selanjutnya, pilar perangkat yang diusulkan dan SP di dalamnya hanya menempati area skala nano, memungkinkan integrasi perangkat semacam itu dengan kepadatan tinggi. Diverifikasi oleh simulasi numerik yang dibuat di ATLAS, perangkat yang diusulkan memiliki fitur BFOM yang lebih tinggi dibandingkan dengan transistor efek medan (FET) yang sama tanpa substrat berpola, memberikan potensi tinggi dalam aplikasi daya masa depan.

Metode

Perangkat yang diusulkan dihasilkan dalam Al0,23 normal Wafer GaN/GaN dengan substrat tipe-n terkonsentrasi tinggi yang bertindak sebagai elektroda pembuangan seperti yang ditunjukkan pada Gambar 1a, di mana ketebalan lapisan silikon nitrida (SiN), AlGaN, dan GaN adalah 105 nm, 20 nm, dan 5 μm , masing-masing. GaN tipe-n dengan 2 × 10 16 cm −3 doping n D dan tutup GaN tipe-p dengan 2 × 10 17 cm −3 doping n A ditetapkan sebagai buffer dan saluran komposit masing-masing [27, 28]. Komponen lain dari saluran di samping gerbang adalah lapisan AlGaN tipis yang diperkenalkan untuk menginduksi 2DEG seperti yang ditunjukkan pada Gambar 1b. SP, dibuat dari aluminium oksida (Al2 O3 ) misalnya dalam makalah ini, ditanam di substrat.

Skema a Struktur pilar 3D dan b penampang dengan parameter geometrik berlabel SP-VFET yang diusulkan

Oleh karena itu, seluruh perangkat dapat dibuat dengan proses standar berturut-turut:(1) pengendapan epitaxial dari substrat konduksi dan lapisan SP terintegrasi, (2) etsa parsial pola SP, (3) pengendapan dan pemolesan n- Buffer GaN, (4) pengendapan penghalang AlGaN dan tutup p-GaN, dan (5) pembuatan elektroda dan pasivasi.

Simulator ATLAS yang ditanamkan dikalibrasi oleh data eksperimen dari HEMT tipe peningkatan dengan tutup p-GaN [29, 30]. Spesifikasi perangkat yang dikalibrasi dan lainnya ditunjukkan pada Tabel 1. Konfigurasi lainnya dapat ditemukan di pekerjaan kami sebelumnya [31]. Jenis dan kepadatan perangkap antarmuka yang terletak di antarmuka SP/GaN dirujuk ke pengukuran eksperimental berbasis kapasitansi [32,33,34]. Muatan polarisasi pada permukaan AlGaN/GaN dikonfirmasi menurut persamaan pemasangan kuadrat sederhana yang sesuai [35].

Mekanisme Fisika

Dalam keadaan aktif, dibandingkan dengan perangkat tanpa saluran 2-DEG dan SP, transistor efek medan vertikal yang diusulkan dengan pola substrat (SP-VFET) memiliki jalur yang sangat konduktif karena 2-DEG dan saluran arus vertikal yang lebih sempit yang mengecilkan konduktansi seperti yang ditunjukkan pada Gambar. 2. Secara detail, berkat 2DEG densitas tinggi yang terkonsentrasi pada antarmuka AlGaN/GaN, jalur lateral aliran arus dapat dipertahankan, yang sebagian mengkompensasi seluruh konduktansi perangkat. Sebaliknya, kemampuan transportasi perangkat SP-VFET saat ini tanpa saluran 2DEG akan dipengaruhi secara dramatis.

Ilustrasi skema aliran arus maju di a perangkat tanpa SP, b SP-VFET yang diusulkan dengan SP pendek, dan c SP panjang

Panjang tutup p-GaN tidak akan secara dramatis mempengaruhi konsentrasi medan listrik (medan E) sampai panjangnya lebih panjang dari 700 nm di mana p-GaN hampir menutupi seluruh permukaan perangkat. Seperti yang ditunjukkan pada Gambar. 3, distribusi medan-E di sepanjang antarmuka AlGaN/GaN memiliki puncak di sekitar sudut kanan p-GaN. Posisi puncak bergeser seiring dengan panjang p-GaN yang bervariasi, dan bagaimanapun, mempertahankan besarnya yang sama. Perbedaan kecil dari nilai puncak dapat dilihat pada Gambar. 3 ketika tutup p-GaN lebih panjang dari 600 nm, karena tutup p-GaN yang panjang meratakan seluruh medan-E di perangkat dan dengan ini memperluas resistansi perangkat karena hingga 2DEG habis.

Distribusi medan listrik perangkat tanpa SP sepanjang heterojungsi AlGaN/GaN dalam panjang p-GaN yang berbeda

Untuk mengilustrasikan pengaruh p-GaN, 2-DEG, dan SP yang diperkenalkan secara bersamaan, model konduksi dalam keadaan dapat dibuat, seperti yang ditunjukkan secara skema pada Gambar 4a. A 1 dan S 2 adalah transistor mirip MIS dengan saluran konduksi yang dibentuk masing-masing pada p-GaN dan AlGaN. R 1 mewakili bagian yang sangat kecil dari resistensi vertikal dalam GaN massal. R 2 dan R 3 mewakili bagian resistensi yang sangat kecil dari saluran 2-DEG dengan dan tanpa masing-masing habis sebagian. Menurut hukum perlawanan, R 1 , R 2 , dan R 3 dapat diperoleh sebagai

$$ {R}_1=\frac{1}{n_1 q\mu}\bullet \frac{l}{dx\bullet {W}_D} $$$$ {R}_2=\frac{1}{n_2 q\mu}\bullet \frac{dx}{t\bullet {W}_D} $$$$ {R}_3=\frac{1}{n_3 q\mu}\bullet \frac{dx}{t\ peluru {W}_D} $$

dimana n 1 , n 2 , dan n 3 mewakili konsentrasi listrik dalam GaN, 2-DEG yang tidak habis, dan 2-DEG yang habis masing-masing; q adalah muatan elektron dan μ adalah mobilitas elektron dalam GaN; l adalah panjang jalur konduktif vertikal dan dx adalah panjang yang sangat kecil di cakrawala; A D adalah lebar perangkat; dan t adalah ketebalan 2-DEG. Untuk kenyamanan, t diatur ke 10 nm [7]. Konsentrasi 2-DEG yang habis di bawah p-GaN n 3 sama dengan konsentrasi yang tidak terkuras n 1 dikurangi total muatan negatif pada p-GaN yang habis [31], yang berbunyi

$$ {n}_3={n}_2-{n}_A{x}_D $$

Skema a model on-state yang diusulkan tanpa SP b model jaringan resistensi dalam keadaan dengan SP

Batas p-GaN dapat dianggap habis sepenuhnya, sehingga x D sama dengan 105 nm, ketebalan p-GaN. Dibandingkan dengan R 1 , R 2 dan R 3 jauh lebih rendah dari R 1 , karena konsentrasi elektron yang lebih tinggi dan jalur konduktif yang lebih pendek. Oleh karena itu, resistansi pada saluran 2-DEG dapat diabaikan. Selain itu, ketika tegangan pembuangan kecil dan transistor mirip MIS M 1 dan S 2 bekerja dalam model tak jenuh, resistansi on-state M 1 dan S 2 dapat dianggap sebagai resistensi konstan yang dapat diabaikan R n . Untuk menyederhanakan perhitungan, bentuk analitik konduktansi jalur arus vertikal G v jalur arus vertikal dapat diperoleh sebagai

$$ {G}_v={\int}_0^{L_D}\frac{1}{R_1}={\int}_0^{L_D}{n}_1 q\mu \bullet \frac{dx\bullet { K}_D}{l} $$

dimana L D adalah panjang perangkat.

Oleh karena itu, resistensi dalam keadaan R di dapat diperoleh, yang berbunyi

$$ {R}_{on}=\frac{1}{G_v}+{R}_n=\frac{1}{n_1 q\mu}\bullet \frac{l}{L_D\bullet {W}_D }+{R}_n $$

Ketika SP ada, seperti yang ditunjukkan pada Gambar 4b, jalur konduktif vertikal telah diblokir sebagian. Dengan demikian, konduktansi jalur arus vertikal dapat dinyatakan sebagai

$$ {G}_v={\int}_{L_W}^{L_{\mathrm{D}}}\frac{1}{R_1}={\int}_{L_W}^{L_D}{n} _1 q\mu \bullet \frac{dx\bullet {W}_D}{l} $$

dimana L A adalah panjang SP.

Oleh karena itu, R . yang sesuai di dapat dinyatakan sebagai

$$ {R}_{on}=\frac{1}{G_v}+{R}_n=\frac{1}{n_1 q\mu}\bullet \frac{l}{\left({L}_D -{L}_W\right)\bullet {W}_D}+{R}_n $$

Dalam keadaan tidak aktif, karena fungsionalitas seperti kapasitor dan perangkap antarmuka bermuatan negatif, SP akan mendistribusikan kembali medan listrik di bawah tutup p-GaN secara efektif, menghasilkan konsentrasi medan di sekitar SP yang memiliki celah pita yang lebih lebar seperti yang ditunjukkan pada Gbr. 5. Redistribusi medan-E seperti itu menyusutkan daerah penipisan yang muncul di sekitar p-GaN dan gerbang, dan dengan demikian mengurangi konsentrasi medan tinggi di sekitar tutup p-GaN dan gerbang, yang akan meningkatkan BV SP-VFET sungguh. Di sisi lain, seperti disebutkan di atas, SP akan mempengaruhi konduktansi perangkat sedemikian rupa sehingga muatan negatif yang diperkenalkan oleh SP mengarah pada peningkatan energi potensial di dekat gerbang, yang menyebabkan penurunan 2-DEG di dekat gerbang. Akibatnya, BFOM yang berfluktuasi akan dicapai dengan memvariasikan panjang dan tinggi SP.

Distribusi skema medan listrik dan daerah penipisan di a perangkat tanpa SP, b SP-VFET yang diusulkan dengan SP pendek, dan c SP-VFET yang diusulkan dengan SP panjang

Dengan kata lain, SP dapat mengurangi puncak medan E di sekitar sudut p-GaN dan secara bersamaan, menarik medan E yang terkonsentrasi di seluruh SP, seperti yang ditunjukkan pada Gambar. 6a, b. Namun, berkat medan E kritis yang lebih tinggi dari SP, konsentrasi medan E seperti itu tidak akan merusak perangkat, di mana SP-VFET akan menunjukkan BV yang jauh lebih tinggi.

Distribusi medan listrik SP-VFET yang diusulkan sepanjang antarmuka a p-GaN/AlGaN dan b GaN/SP

Hasil dan Diskusi

Gambar 7a, b masing-masing menunjukkan kurva transfer dan output perangkat yang diusulkan tanpa SP. Dengan panjang tutup p-GaN yang berbeda, kurva ini saling tumpang tindih di kedua subthreshold dan rezim turn-on, menunjukkan panjang tutup p-GaN tidak mempengaruhi konduktansi perangkat tanpa SP. Dengan kata lain, meskipun tutup p-GaN sebagian akan menguras 2-DEG dan dengan ini mempengaruhi resistansi saluran 2-DEG, 2-DEG yang tersisa masih memiliki konsentrasi yang besar n 3 yang mendekati konsentrasi yang belum habis n 2 , yang diwujudkan dengan mengoptimalkan konsentrasi tipe-p dalam tutup p-GaN. Selanjutnya seperti yang telah dianalisis sebelumnya, resistansi saluran 2-DEG agak kecil dibandingkan dengan resistansi n-GaN di jalur vertikal. Oleh karena itu, kurva transfer saling tumpang tindih pada Gambar. 7a, b. Namun, untuk melindungi gerbang dari medan E yang sangat terkonsentrasi, kerumunan tersebut tidak boleh berdekatan dengan gerbang, yang berarti panjang p-GaN tidak boleh terlalu pendek. Dengan demikian, panjang minimum p-GaN dalam pekerjaan kami adalah 400 nm kecuali dinyatakan lain.

a Kurva transfer dan b kurva output perangkat tanpa SP dengan panjang tutup p-GaN yang berbeda

Gambar 8 menunjukkan karakteristik keluaran SP-VFET yang diusulkan dan VFET tanpa SP. Dapat dilihat bahwa SP memang memaksakan resistansi perangkat dengan mempersempit saluran konduksi vertikal. Secara rinci, resistansi on-state tidak tergantung pada ketinggian SP ketika ketinggian di bawah 4,7 m, sedangkan secara signifikan tergantung pada panjang SP yang cocok dengan mekanisme jalur arus vertikal yang sempit menyusutkan konduktansi. Independensi sebelumnya adalah karena 2DEG adalah saluran konduksi lateral utama yang tidak akan dilemahkan oleh SP dalam ketinggian sedang. Namun, jika SP berdekatan dengan saluran 2-DEG, muatan negatif yang masuk di sekitar SP akan menaikkan pita energi, yang mengakibatkan penurunan drastis konsentrasi 2-DEG. Akibatnya, resistansi 2-DEG meningkat dan resistansi total dalam keadaan R di meningkat sesuai. Selain itu, ketergantungan selanjutnya berasal dari resistensi yang sangat meningkat di saluran vertikal seperti yang disebutkan di atas. Lebih lanjut, perlu dicatat bahwa cacat kisi pada 2-DEG yang disebabkan oleh SP tinggi membatasi ketinggian SP.

Kurva keluaran SP-VFET yang diusulkan dengan a . yang bervariasi Lebar SP dan b Panjang SP dibandingkan dengan perangkat tanpa SP

Gambar 9 menunjukkan rincian distribusi kerapatan arus di sekitar gerbang perangkat VFET dengan atau tanpa SP, di mana VFET tanpa SP memiliki kemampuan transportasi arus yang lebih tinggi yang sejalan dengan Gambar 8a. Dan sebaliknya, SP-VFET mengecilkan konduksi arus dengan mempersempit saluran vertikal. Sementara itu, gambar rinci menggambarkan dengan jelas bahwa arus di saluran lateral diangkut oleh 2DEG, dan kerapatan arus total sedikit berubah dengan meningkatnya tinggi SP, yang juga ditunjukkan di bagian mekanisme. Hasilnya menunjukkan resistensi saluran lateral tidak dipaksakan terutama oleh SP dalam ketinggian sedang.

Kepadatan arus a perangkat tanpa SP dan b –d SP-VFET yang diusulkan dengan parameter geometrik SP yang berbeda

Gambar 10a menunjukkan resistansi dalam keadaan yang diekstraksi dan BV yang sesuai. Resistensi SP-VFET meningkat dengan SP yang lebih lama. Dan terutama, kurva resistansi versus panjang SP menunjukkan tren hiperbolik, dan gradien kurva meningkat dengan panjang SP yang lebih panjang. Seperti yang dianalisis sebelumnya, R di bervariasi dengan panjang SP yang berbeda L A dalam bentuk fungsi hiperbolik, yang sesuai dengan hasil simulasi. Selain itu, kurva resistansi dengan ketinggian SP yang berbeda saling tumpang tindih karena tingginya lebih rendah dari 4,7 μm, menunjukkan bahwa saluran 2-DEG adalah jalur konduktif lateral utama dan saluran 2-DEG tidak terpengaruh, seperti yang disebutkan di atas.

a Resistensi dalam keadaan yang diekstraksi serta BV, dan b BFOM yang sesuai dari SP-VFET yang diusulkan dalam panjang dan lebar SP yang berbeda

Gambar 10b menunjukkan BFOM yang dihitung dari SP-VFET. Karena tingkat peningkatan yang berbeda dari BV dan resistansi dalam keadaan, BFOM dari semua perangkat pertama-tama tumbuh dan kemudian turun setelah panjang SP lebih dari 400 nm. BFOM puncak 125 MW/cm 2 dicapai bila panjangnya mencapai 700 nm dan tingginya mencapai 4,6 μm. Dibandingkan dengan perangkat tanpa SP, SP-VFET yang diusulkan berkinerja lebih dari enam kali lebih baik dalam hal BFOM.

Peningkatan ini dicapai dengan menekan medan E tinggi di bawah p-GaN, berkat perangkap antarmuka bermuatan negatif di sekitar SP. Interaksi yang terjadi antara muatan negatif yang terperangkap pada antarmuka SP dan daerah penipisan di sekitar p-GaN, membentuk distribusi medan E baru terutama menuju muatan yang terperangkap. Menurut hukum Gauss, fluks listrik dibatasi oleh muatan yang dilingkari. Dengan demikian, medan E yang diperkenalkan akan mempengaruhi fluks listrik menuju tempat lain. Karena muatan negatif dari daerah penipisan adalah sumber utama untuk medan E yang berkokok di sekitar p-GaN, medan E yang diperkenalkan oleh muatan yang terperangkap akan berperan dalam menekan medan E yang berkokok di sekitar p-GaN, dan akibatnya, BV ditingkatkan. Khususnya, ketika panjang SP lebih rendah dari 400 nm, muatan negatif yang diperkenalkan oleh SP jauh dari daerah penipisan. Dengan demikian, medan E yang terbentuk antara daerah penipisan dan muatan negatif yang terperangkap terlalu kecil untuk berperan dalam memengaruhi medan E yang berkokok di bawah p-GaN. Dan sebagai hasilnya, BV perangkat tumbuh sedikit. Namun, karena panjang SP lebih tinggi dari 400 nm, karena lebih banyak muatan negatif yang terperangkap pada antarmuka SP dan jarak yang lebih pendek antara daerah penipisan dan muatan negatif yang terperangkap, medan E antara daerah penipisan dan muatan negatif yang terperangkap adalah ditingkatkan, yang mengarah ke pertumbuhan BV.

Selain itu, wilayah di sekitar SP sangat terkuras karena muatan negatif yang diperkenalkan oleh SP. Dan seperti yang ditunjukkan pada Gambar. 11, dengan SP yang lebih panjang, jalur arus bocor vertikal menyempit lebarnya karena daerah yang terkuras menekan ke tepi perangkat, yang juga memblokir arus bocor, dan akibatnya meningkatkan BV. Oleh karena itu, BV meningkat luar biasa dengan bertambahnya panjang SP.

Kerapatan arus bocor a perangkat tanpa SP dan b –d SP-VFET yang diusulkan dengan parameter geometrik SP yang berbeda

Gambar 12 menunjukkan simulasi distribusi medan-E di SP-VFET ketika tegangan drain 300 V, di mana ternyata SP menginduksi titik konsentrasi medan-E baru lainnya, yang berarti bahwa wilayah medan-E puncak di bawah p-GaN ditekan . Dibandingkan dengan distribusi E-field di perangkat dengan tinggi SP yang berbeda, peningkatan panjang SP menekan kumpulan E-field dan akibatnya meningkatkan BV lebih efisien.

Distribusi medan-E di sekitar gerbang VFET a dengan atau b –d tanpa SP saat tegangan pembuangan 300 V

Bidang-E yang diratakan tersebut juga dapat diamati secara eksplisit pada Gambar 13, di mana distribusi bidang-E di sepanjang tepi horizontal dan tegak lurus SP (lihat garis potong) diplot. Seperti yang ditunjukkan pada polikrom Gambar. 12, dapat dilihat pada Gambar 13 bahwa SP yang lebih tinggi dan lebih lama memainkan peran yang lebih dan lebih efektif dalam merekonstruksi bidang E di bawah p-GaN, dan, menarik bidang E untuk berkonsentrasi di seluruh SP tepian. Redistribusi ini melawan medan E di sekitar p-GaN yang rentan. Dengan demikian, BV perangkat ditingkatkan, meningkatkan B-FOM dari SP-VFET yang diusulkan.

Distribusi E-field a horizontal dan b diekstraksi secara tegak lurus di sepanjang garis potong tepi SP di SP-VFET

Kesimpulan

Dalam karya ini, FET vertikal GaN tipe peningkatan baru (SP-VFET) dengan saluran 2DEG dan pola substrat untuk meningkatkan BFOM diusulkan dan diselidiki. Diverifikasi oleh simulasi yang dikalibrasi secara eksperimental yang diimplementasikan dengan ATLAS, SP-lah yang mengurangi puncak bidang-E di bawah p-GaN, dan secara bersamaan, menarik konsentrasi bidang-E baru di seluruh SP yang memiliki bidang-E kritis yang lebih tinggi. Akibatnya, BV dari SP-VFET yang diusulkan didorong dengan resistensi keadaan yang meningkat secara moderat karena kompensasi 2DEG. Oleh karena itu, BFOM SP-VFET ditingkatkan enam kali lebih baik daripada perangkat tanpa SP ketika panjang dan tinggi SP masing-masing 700 nm dan 4,6 m, memberikan potensi yang menjanjikan dari SP-VFET yang diusulkan dalam daya densitas tinggi. integrasi.

Singkatan

n A :

Konsentrasi doping GaN tipe-p

n D :

Konsentrasi doping GaN tipe-n

2DEG:

Gas elektron dua dimensi

Al0,23 GaN:

Aluminium galium nitrida dengan fraksi mol 0,23 untuk aluminium

Al2 O3 :

Aluminium oksida

BFOM:

Keistimewaan Baliga

D SP :

Kepadatan perangkap antarmuka dari pola substrat

E-field:

Medan listrik

E T :

Perbedaan antara pita konduksi dan tingkat energi perangkap antarmuka

FET:

Transistor efek medan

GaN:

Gallium nitrida

HEMT:

Transistor mobilitas elektron tinggi

H G :

Tinggi gerbang

H K :

Tinggi pola substrat

L D :

Panjang perangkat

L G :

Panjang Gerbang

L P :

Panjang tutup p-GaN

L A :

Panjang pola substrat

SiN:

Silikon nitrida

SP:

Pola substrat

SP-VFET:

Transistor efek medan vertikal dengan pola substrat

A D :

Kedalaman perangkat

σ p :

Biaya polarisasi


bahan nano

  • Logam
  • Pembuluh darah
  • serat
  • bahan komposit
  • bahan nano
  • Bahan Polimer
  • Biologis
  • Pewarna
  • rempah-rempah
    1. Di jalan dengan IoT
    2. Dampak Keadaan Permukaan dan Fraksi Mol Aluminium pada Potensi Permukaan dan 2DEG dalam HEMT AlGaN/GaN
    3. Modulasi Sifat Anisotropi Elektronik dan Optik ML-GaS oleh Medan Listrik Vertikal
    4. Pengaruh Kontak Non-equilibrium Plasma Terhadap Sifat Struktural dan Magnetik Mn Fe3 − X 4 Spinel
    5. Pengaruh Perlakuan In-Situ Annealing pada Mobilitas dan Morfologi Transistor Efek Medan Organik Berbasis TIPS
    6. Sintesis Terkendali BaYF5:Er3+, Yb3+ dengan Morfologi Berbeda untuk Peningkatan Pencerahan Upconversion
    7. Fotokonduktivitas, Sensitivitas pH, Kebisingan, dan Efek Panjang Saluran di Sensor Si Nanowire FET
    8. Sintesis Hijau Nanopartikel Logam dan Oksida Logam dan Pengaruhnya pada Alga Uniseluler Chlamydomonas reinhardtii
    9. Pengaruh Morfologi dan Struktur Kristal terhadap Konduktivitas Termal Tabung Nano Titania
    10. Persiapan Larik Nanosfer Polistirena Berkala Menggunakan Metode Dip-Drop dengan Etching Pasca-deposisi dan Penerapannya untuk Meningkatkan Efisiensi Ekstraksi Cahaya InGaN/GaN LED